[發(fā)明專利]一種液晶顯示測量圖像信號發(fā)生器

有效

• 申請?zhí)枺?/td>: 201210276317.9
• 申請日: 2012-08-03
• 公開（公告）號: CN102833553A
• 公開（公告）日: 2012-12-19
• 發(fā)明（設(shè)計(jì)）人: 楊曉偉;李曉華;鞠霞;屠彥;雷威
• 申請（專利權(quán)）人: 東南大學(xué)
• 主分類號: H04N9/04
• 分類號: H04N9/04;G09G3/00
• 代理公司: 南京蘇高專利商標(biāo)事務(wù)所(普通合伙) 32204
• 代理人: 柏尚春

1.一種液晶顯示測量圖像信號發(fā)生器，其特征在于：該圖像信號發(fā)生器包括通用串行接口模塊（1）、時鐘發(fā)生模塊（2）、圖像生成模塊（3）；

通用串行接口模塊（1）分別與時鐘發(fā)生模塊（2）、圖像生成模塊（3）連接；

時鐘發(fā)生模塊（2）與圖像生成模塊（3）連接；

通用串行接口模塊（1）用于接收輸入數(shù)據(jù)，并將該輸入數(shù)據(jù)中的時鐘數(shù)據(jù)和圖像數(shù)據(jù)分別傳輸給時鐘發(fā)生模塊（2）和圖像生成模塊（3）；

時鐘發(fā)生模塊（2）用于控制接收和傳輸時鐘數(shù)據(jù)，并輸出驅(qū)動時鐘信號給圖像生成模塊（3）；

圖像生成模塊（3）用于控制接收圖像數(shù)據(jù)，并產(chǎn)生圖像信號，并分別輸出數(shù)字視頻信號和低電壓差分信號。

2.根據(jù)權(quán)利要求1所述的液晶顯示測量圖像信號發(fā)生器，其特征在于：

通用串行接口模塊（1）包括通用串行接口、分別與通用串行接口連接的通用串行接口芯片和串行接口保護(hù)芯片；

通用串行接口的數(shù)據(jù)正端、數(shù)據(jù)負(fù)端分別與通用串行接口芯片的數(shù)據(jù)正端、數(shù)據(jù)負(fù)端連接，且通用串行接口的數(shù)據(jù)正端、數(shù)據(jù)負(fù)端分別與串行接口保護(hù)芯片的第二輸入端、第一輸入端連接，通用串行接口芯片的8位并行雙向數(shù)據(jù)端、讀/寫控制輸入端、接收/發(fā)送控制輸出端、立即送數(shù)/喚醒端分別與時鐘發(fā)生模塊（2）和圖像生成模塊（3）連接。

3.根據(jù)權(quán)利要求1所述的液晶顯示測量圖像信號發(fā)生器，其特征在于：

時鐘發(fā)生模塊（2）包括順序串行連接的復(fù)雜可編程邏輯器件、可編程時鐘芯片和緩沖器；

復(fù)雜可編程邏輯器件的13個輸入輸出腳分別與通用串行接口模塊（1）和圖像生成模塊（3）連接；

復(fù)雜可編程邏輯器件的另外3個輸入輸出腳分別與可編程時鐘芯片的掉電輸入/串行時鐘輸入端、輸出使能/串行雙向數(shù)據(jù)端、模式選擇輸入端連接，可編程時鐘芯片的時鐘輸出端與緩沖器的輸入端連接，緩沖器的輸出端與圖像生成模塊（3）連接。

4.根據(jù)權(quán)利要求3所述的液晶顯示測量圖像信號發(fā)生器，其特征在于：

圖像生成模塊（3）包括現(xiàn)場可編程門陣列器件、分別與現(xiàn)場可編程門陣列器件連接的數(shù)字視頻輸出芯片、偶像素低電壓差分信號輸出芯片、奇像素低電壓差分信號輸出芯片；

數(shù)字視頻信號輸出芯片的輸出端與數(shù)字視頻信號輸出接口連接，偶像素低電壓差分信號輸出芯片和奇像素低電壓差分信號輸出芯片的輸出端分別與低電壓差分信號輸出插口連接；

現(xiàn)場可編程門陣列器件的13個輸入輸出腳分別與通用串行接口模塊（1）和時鐘發(fā)生模塊（2）連接，現(xiàn)場可編程門陣列器件的時鐘輸入腳與時鐘發(fā)生模塊（2）連接；

現(xiàn)場可編程門陣列器件的48個輸入輸出腳分別與數(shù)字視頻信號輸出芯片的偶像素24個數(shù)據(jù)輸入端和奇像素24個數(shù)據(jù)輸入端連接，且現(xiàn)場可編程門陣列器件的該48個輸入輸出腳分別與偶像素低電壓差分信號輸出芯片的24個數(shù)據(jù)輸入端和奇像素低電壓差分信號輸出芯片的24個數(shù)據(jù)輸入端連接，現(xiàn)場可編程門陣列器件的時鐘輸出腳分別與數(shù)字視頻信號輸出芯片的時鐘輸入端、偶像素低電壓差分信號輸出芯片的時鐘輸入端、奇像素低電壓差分信號輸出芯片的時鐘輸入端連接，現(xiàn)場可編程門陣列器件的3個輸入輸出腳分別與數(shù)字視頻信號輸出芯片的使能端、行同步端、幀同步端連接，且該3個輸入輸出腳與偶像素低電壓差分信號輸出芯片的3個數(shù)據(jù)輸入端連接，現(xiàn)場可編程門陣列器件的另3個輸入輸出腳與奇像素低電壓差分信號輸出芯片的3個數(shù)據(jù)輸入端連接，現(xiàn)場可編程門陣列器件的1個輸入輸出腳與數(shù)字視頻信號輸出芯片的像素選擇端連接；

數(shù)字視頻信號輸出芯片的4對差分輸出端經(jīng)4個共模濾波器與數(shù)字視頻信號輸出接口連接，偶像素低電壓差分信號輸出芯片和奇像素低電壓差分信號輸出芯片的10對差分輸出端分別與低電壓差分信號輸出插口連接；

時鐘發(fā)生模塊（2）中復(fù)雜可編程邏輯器件的2個輸入輸出腳與圖像生成模塊（3）中現(xiàn)場可編程門陣列器件的2個輸入輸出腳連接。