[發明專利]基于PCI-E的高速圖像采集存儲卡

無效

• 申請號: 201210275267.2
• 申請日: 2012-08-03
• 公開（公告）號: CN102945291A
• 公開（公告）日: 2013-02-27
• 發明（設計）人: 陳錢;李超;顧國華;錢惟賢;何偉基;隋修寶;張聞文;路東明;任侃;于雪蓮;李宏哲
• 申請（專利權）人: 南京理工大學
• 主分類號: G06F17/40
• 分類號: G06F17/40;G06F13/38
• 代理公司: 南京理工大學專利中心 32203
• 代理人: 唐代盛

1.一種基于PCI-E的高速圖像采集存儲卡，其特征在于包括光纖傳輸模塊、A/D轉換模塊、FPGA邏輯模塊、EPCS邏輯程序存儲模塊、JTAG程序下載接口、SATA硬盤數據存儲模塊、SDRAM模塊、橋芯片和PCI-E接口，光纖傳輸模塊與A/D轉換模塊連接，PCI-E接口與橋芯片連接，A/D轉換模塊、EPCS邏輯程序存儲模塊、JTAG程序下載接口、SATA硬盤數據存儲模塊、SDRAM模塊和橋芯片分別與FPGA邏輯模塊連接，PCI-E接口通過WDM驅動程序被PC機識別，光纖傳輸模塊將采集的圖像信息傳輸進A/D轉換模塊，A/D轉換模塊將模擬信號轉化為數字信號串行輸入到FPGA邏輯模塊，在該FPGA邏輯模塊中，將完成圖像的數據重組、PCI數據結構的組合、控制信號的產生與配合；EPCS邏輯程序存儲模塊進行板卡上電后的FPGA程序配置，完成FPGA邏輯模塊的初始化；JTAG程序下載接口為FPGA程序傳輸通道，通過該接口，可以將程序固化到EPCS邏輯程序存儲模塊，SATA硬盤數據存儲模塊完成FPGA邏輯模塊對圖像處理數據的永久存儲，通過該模塊完成SATA數據結構以及控制信號的組合，SDRAM模塊實現采集數據的串并轉換與存儲，為后續PCI-E數據結構準備傳輸數據；橋芯片將完成FPGA邏輯模塊傳輸出來的PCI信號到PCI-E的轉換。

2.根據權利要求1所述的基于PCI-E的高速圖像采集存儲卡，其特征在于FPGA邏輯模塊包括Arbiter仲裁模塊、SDRAM存儲器讀寫模塊、FPGA芯片、PCIMaster模塊、PCISlave模塊，Arbiter仲裁模塊、SDRAM存儲器讀寫模塊、PCIMaster模塊和PCISlave模塊的信號分別與FPGA芯片的管腳相連，為保證數據完整性和時序關系，對采集進來的AD數據分別進行乒乓存儲，產生A和B兩個通道，分別緩存進FPGA芯片可配置的兩塊AD_FIFO，由Arbiter仲裁模塊對采集的數據進行讀寫控制操作；SDRAM存儲器讀寫模塊是數據緩存、重組模塊，它負責把從FPGA芯片的AD接口模塊乒乓寫入兩塊AD_FIFO中的圖像數據信號讀出，存入外部SDRAM模塊中，一幀數據儲存完后，它再將SDRAM模塊中的圖像數據依次取出，放入到FPGA芯片可配置的PCI_FIFO中，等待PCIMaster模塊的調用；PCISlave模塊虛擬一個PCI從設備，由PCIMaster產生控制信號，配合PCI_FIFO，將數據虛擬發送到PCISlave模塊，并通過PCISlave模塊傳輸到橋芯片；PCIMaster模塊為模擬PCI主設備的功能和時序，從PCI_FIFO中讀出采樣數據，然后發起DMA寫操作，將采集的數據通過虛擬PCI從設備經橋芯片傳給PC機。

3.根據權利要求2所述的基于PCI-E的高速圖像采集存儲卡，其特征在于FPGA芯片的AD接口模塊包括信號和計數器，信號為dataclk、，RGB_A、hsync、vsync、cmd_pc、data_AD、call_AD_rdreq、AD_fifo_ack、ckinv，其中dataclk為輸入像素頻率，RGB_A為經過AD轉換后視頻采樣信號，hsync為行頻信號，vsync為場頻信號，cmd_pc為PC機輸入的控制信號，通知AD接口模塊當前采集圖像的分辨率和刷新頻率；data_AD為輸出的視頻采樣信號，call_AD_rdreq為標志位，當一行信號數據已經在AD_FIFO中儲存完畢時置位，AD_fifo_ack在SDRAM存儲器讀寫模塊已經從AD_FIFO中讀完一行數據的時置位；ckinv為時鐘翻轉信號，具體信號流向為:

（1）當PC機發起圖像采集后，AD接口模塊接收從PC機傳來的控制信號Cmd_pc，從中獲取當前采集圖像的分辨率，刷新頻率；

（2）等待場頻信號有效，場頻信號有效后，進入等待狀態，等待行頻信號有效后開始采集；

（3）當行頻信號有效后，打開計數器，向AD_FIFO存儲色度信號，計數到指定分辨率后，一行圖像數據采集完畢，并全部送入AD_FIFO，停止存儲，計數器清零；

（4）通知SDRAM存儲器讀寫模塊讀取數據，然后重復上面的操作，直到數據存儲完畢。