[發明專利]具有電阻測量結構的三維集成電路及其使用方法有效
| 申請號: | 201210270706.0 | 申請日: | 2012-07-31 |
| 公開(公告)號: | CN103219322A | 公開(公告)日: | 2013-07-24 |
| 發明(設計)人: | 陳卿芳;陸湘臺;林志賢 | 申請(專利權)人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L23/544 | 分類號: | H01L23/544;G01R27/08 |
| 代理公司: | 北京德恒律治知識產權代理有限公司 11409 | 代理人: | 章社杲;孫征 |
| 地址: | 中國臺*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 具有 電阻 測量 結構 三維集成電路 及其 使用方法 | ||
技術領域
本發明涉及半導體領域,更具體地,本發明涉及一種具有電阻測量結構的三維集成電路及其使用方法。
背景技術
三維集成電路(3DIC)包括堆疊在無源中介層上的頂部芯片。頂部芯片通過微焊料凸塊電連接至無源中介層。在一些實例中,無源中介層包括:襯底通孔(TSV)和金屬布線層,被配置成從連接至頂部芯片的無源中介層的表面和無源中介層的相對表面的電連接。在一些實例中,無源中介層的相對表面通過焊料凸塊電連接至襯底。在一些實例中,TSV被配置成在與無源中介層接觸的襯底的表面與襯底的相對表面之間的電連接。
測試頂部芯片和無源中介層之間以及無源中介層和襯底之間的連接的質量的一種方式為,在3DIC上形成Kelvin結構(開爾文結構)。Kelvin結構包括一組四個測試部位,電連接至無源中介層和襯底之間的微焊料凸塊和/或焊料凸塊。布置Kelvin結構以測試焊料凸塊的電阻。通過經由Kelvin結構的測試部位中的兩個傳送電壓并且在Kelvin結構的另外兩個測試部位測量所得到的電流,可以確定在無源中介層和襯底之間的微焊料凸塊和/或焊料凸塊的電阻值。電阻值提供了關于微焊料凸塊和/或焊料凸塊是否在3DIC的多種組件之間提供充分電連接的信息。
發明內容
為了解決現有技術中所存在的問題,根據本發明的一個方面,提供了一種三維集成電路(3DIC),包括:頂部芯片,其中,所述頂部芯片包括至少一個有源器件;中介層,其中,所述中介層包括導電布線層和通孔;多個導電連接器,其中,所述多個導電連接器被配置成電連接所述頂部芯片和所述中介層;至少一條導電線,位于所述頂部芯片或所述中介層中的至少一個上方,其中,所述至少一條導電線沿著基本與所述頂部芯片或所述中介層中的至少一個的外部邊緣平行的所述頂部芯片或所述中介層中的至少一個的周長設置,并且所述至少一條導電線被配置成電連接所述多個導電連接器;以及至少一個測試元件,位于所述頂部芯片或所述中介層中的至少一個上方,其中,所述至少一個測試元件中的每個被配置成電連接至所述多個導電連接器。
在該3DIC中,所述至少一條導電線位于所述頂部芯片和所述中介層上方。
在該3DIC中,所述至少一個測試元件包括:位于所述頂部芯片或所述中介層中的至少一個上方的測試電路。
在該3DIC中,所述至少一個測試元件包括:位于所述頂部芯片和所述中介層上方的測試電路。
在該3DIC中,所述至少一個測試元件包括導電焊盤,其中,所述至少一條導電線、所述多個導電連接器和所述導電焊盤形成至少一個Kelvin結構。
在該3DIC中,所述至少一個Kelvin結構包括:位于所述頂部芯片或所述中介層中的至少一個的每個角部處的Kelvin結構。
在該3DIC中,所述至少一個Kelvin結構包括:位于所述頂部芯片和所述中介層的每個角部處的Kelvin結構。
在該3DIC中,進一步包括:位于所述頂部芯片上方的第一金屬密封環和位于所述中介層上方的第二金屬密封環。
在該3DIC中,所述至少一條導電線是所述第一金屬密封環或所述第二金屬密封環中的至少一個。
在該3DIC中,所述至少一條導電線與所述第一金屬密封環和所述第二金屬密封環相分離。
在該3DIC中,所述至少一條導電線設置在由所述第一金屬密封環或所述第二金屬密封環限定的區域中。
在該3DIC中,進一步包括:位于所述中介層中的襯底通孔,其中,所述襯底通孔被配置成電連接至所述至少一個測試元件。
根據本發明的另一方面,提供了一種測試三維集成電路(3DIC)的方法,包括:通過至少一個測試元件和至少一條導電線施加電壓,其中,所述至少一條導電線沿著基本與所述至少一個頂部芯片或所述中介層的外部邊緣平行的頂部芯片或中介層中的至少一個的周長設置,并且所述至少一條導電線被配置成電連接多個導電連接器;測量響應于所施加電壓的電流;以及基于所測量的電流確定所述3DIC的完整性。
在該方法中,測量所述電流包括:將探針與所述3DIC上的至少一個Kelvin結構相接觸,其中,所述至少一個Kelvin結構包括位于所述頂部芯片或所述中介層中至少一個的每個角部處的Kelvin結構。
在該方法中,測量所述電流包括:將探針與所述3DIC上的至少一個Kelvin結構接觸,其中,所述至少一個Kelvin結構包括位于所述頂部芯片和所述中介層的每個角部處的Kelvin結構。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210270706.0/2.html,轉載請聲明來源鉆瓜專利網。





