[發(fā)明專利]基于時鐘關(guān)斷的低功耗模式管理SOC芯片的電路及方法

無效

• 申請?zhí)枺?/td>: 201210269384.8
• 申請日: 2012-07-31
• 公開（公告）號: CN102799260A
• 公開（公告）日: 2012-11-28
• 發(fā)明（設(shè)計）人: 廖裕民
• 申請（專利權(quán)）人: 福州瑞芯微電子有限公司
• 主分類號: G06F1/32
• 分類號: G06F1/32;G06F13/38
• 代理公司: 福州市鼓樓區(qū)京華專利事務(wù)所(普通合伙) 35212
• 代理人: 宋連梅

【技術(shù)領(lǐng)域】

本發(fā)明涉及SOC芯片系統(tǒng)，特別設(shè)計一種用于SOC芯片系統(tǒng)的基于時鐘關(guān)斷的低功耗模式管理SOC芯片的電路及方法。

【背景技術(shù)】

當前移動設(shè)備用戶對移動設(shè)備的低功耗要求越來越高，而在數(shù)字電路中通過關(guān)斷時鐘可以大幅降低系統(tǒng)的功耗。但是在SOC芯片的系統(tǒng)中(SoC稱為系統(tǒng)級芯片，亦可稱為片上系統(tǒng))，要實現(xiàn)大部分電路的時鐘關(guān)斷其實還需要一個較為復(fù)雜的過程：必須控制主存儲器進入低功耗,控制外部設(shè)備進入低功耗以及控制CPU進入低功耗，因此需要開發(fā)一個專用電路來實現(xiàn)。

【發(fā)明內(nèi)容】

本發(fā)明要解決的技術(shù)問題之一，在于提供一種基于時鐘關(guān)斷的低功耗模式管理SOC芯片的電路，其關(guān)斷和喚醒過程不需要軟件干預(yù)，硬件自動完成CPU低功耗和DDR低功耗的進入、退出。

本發(fā)明通過以下技術(shù)方案解決上述技術(shù)問題一：

一種基于時鐘關(guān)斷的低功耗模式管理SOC芯片的電路，包括：CPU、時鐘產(chǎn)生電路、控制電路、DDR以及SOC芯片系統(tǒng)中的其他所有電路，所述控制電路分別連接所述CPU、時鐘產(chǎn)生電路以及DDR，所述時鐘產(chǎn)生電路分別連接所述CPU、DDR以及SOC芯片系統(tǒng)中的其他所有電路；

所述CPU，負責(zé)控制低功耗開關(guān)，當CPU配置打開低功耗開關(guān),再運行一使CPU進入睡眠狀態(tài)的指令，使CPU進入低功耗模式；

所述DDR，是SOC芯片系統(tǒng)中的主存儲器；

所述時鐘產(chǎn)生電路，負責(zé)將晶振時鐘作為源時鐘，以此產(chǎn)生整個系統(tǒng)各個電路所需要的所有時鐘；

所述SOC芯片系統(tǒng)中的其他所有電路，通過所述時鐘產(chǎn)生電路控制SOC芯片系統(tǒng)中的其他所有電路進入低功耗模式；

所述控制電路，負責(zé)在CPU打開低功耗開關(guān)后,執(zhí)行低功耗模式進入和退出的整個過程，包括：在低功耗開關(guān)打開之后,控制電路開始監(jiān)控CPU輸出的睡眠狀態(tài)輸出是否有效，在CPU輸出的睡眠狀態(tài)輸出有效后,所述控制電路向DDR發(fā)出自刷新模式請求，然后開始監(jiān)控DDR是否輸出已進入自刷新模式反饋；當CPU接收到DDR已進入自刷新模式的反饋后，CPU控制時鐘產(chǎn)生電路關(guān)閉所有輸出時鐘，SOC芯片系統(tǒng)中的其他所有電路也進入低功耗模式，至此整個SOC芯片系統(tǒng)進入低功耗模式。

進一步地，所述時鐘產(chǎn)生電路和控制電路均在晶振時鐘下工作。

本發(fā)明要解決的技術(shù)問題之二，在于提供一種基于時鐘關(guān)斷的低功耗模式管理SOC芯片的方法。

本發(fā)明通過以下技術(shù)方案解決上述技術(shù)問題二：

一種基于時鐘關(guān)斷的低功耗模式管理SOC芯片的方法，包括SOC芯片系統(tǒng)進入低功耗模式步驟，具體為：

步驟1、CPU作為低功耗發(fā)起端，CPU配置打開低功耗開關(guān),再運行一使CPU進入睡眠狀態(tài)的指令,使CPU進入低功耗模式；

步驟2、在低功耗開關(guān)打開之后,控制電路開始監(jiān)控CPU輸出的睡眠狀態(tài)輸出是否有效；

步驟3、在CPU輸出的睡眠狀態(tài)輸出有效后,所述控制電路向DDR發(fā)出自刷新模式請求，然后開始監(jiān)控DDR是否輸出已進入自刷新模式反饋；

步驟4、CPU接收到DDR已進入自刷新模式的反饋后，CPU控制時鐘產(chǎn)生電路關(guān)閉所有輸出時鐘，至此整個SOC芯片系統(tǒng)進入低功耗模式。

進一步地，所述方法還包括當SOC芯片系統(tǒng)進入低功耗模式后SOC芯片系統(tǒng)退出低功耗模式的步驟，該步驟具體為：

步驟5、當喚醒源信號有效后,所述控制電路首先控制時鐘產(chǎn)生電路打開所有輸出時鐘，然后將對DDR的自刷新模式請求信號撤銷，并等待DDR退出自刷新模式的反饋;

步驟6、DDR退出自刷新模式后,所述控制電路將對CPU的喚醒請求信號置為有效狀態(tài),然后等待CPU輸出的睡眠狀態(tài)輸出變?yōu)闊o效，至此系統(tǒng)恢復(fù)到正常工作狀態(tài)。

進一步地，所述喚醒源是當SOC芯片系統(tǒng)處于低功耗模式下,用于喚醒SOC芯片系統(tǒng)的信號,該信號包括外部的中斷信號或者IO的輸入信號。

本發(fā)明具有如下優(yōu)點：本發(fā)明通過CPU作為低功耗發(fā)起端，由控制電路控制時鐘產(chǎn)生電路關(guān)斷時鐘輸出，即關(guān)斷SOC芯片系統(tǒng)其他電路的時鐘，從而使SOC芯片系統(tǒng)內(nèi)的所有電路進入低功耗模式，大幅降低SOC芯片系統(tǒng)功耗，且當喚醒源信號有效后,控制電路首先控制時鐘產(chǎn)生電路打開所有輸出時鐘，當DDR退出自刷新模式后,控制電路將對CPU的喚醒請求信號置為有效狀態(tài)，至此SOC芯片系統(tǒng)恢復(fù)到正常工作狀態(tài)。低功耗模式進入和退出的整個過程不需要軟件干預(yù)，硬件自動完成CPU低功耗和DDR低功耗的進入和退出，過程清晰,穩(wěn)定性好。