[發明專利]抑制PMOS器件工藝中柵極多晶硅耗盡的方法

有效

• 申請號: 201210266287.3
• 申請日: 2012-07-30
• 公開（公告）號: CN103578948A
• 公開（公告）日: 2014-02-12
• 發明（設計）人: 陳瑜;羅嘯;馬斌
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/265
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及一種半導體集成電路制造工藝方法，特別是涉及一種抑制PMOS工藝中柵極多晶硅耗盡（Poly?Depletion?Effects）的方法。

背景技術

現有工藝中，為了方便于NMOS器件集成，PMOS器件的柵極多晶硅采用和NMOS器件的柵極多晶硅相同的摻雜條件，即都為N型摻雜且都要求重摻雜，PMOS器件的柵極多晶硅N型摻雜后，必須在溝道區形成一P型埋溝（buried?channel）才能解決N型柵極多晶硅造成的閾值電壓（Vt）較高的問題，P型埋溝的引入又會產生較大的漏電流問題。為了解決現有PMOS器件的埋溝引起的較高的Vt和較大的漏電流的問題，現有技術中采用P型硼雜質來對PMOS器件的柵極多晶硅進行P型摻雜并且為重摻雜，即NMOS器件的柵極多晶硅形成N型摻雜的結構、PMOS器件的柵極多晶硅形成P型摻雜的結構，這樣才能降低PMOS器件的P型柵極多晶硅和硅襯底上的溝道區之間的接觸勢，能達到降低PMOS器件的閾值電壓和漏電的作用。但是由于NMOS器件和PMOS器件要集成在一起，故要保證NMOS器件的柵極和PMOS器件的柵極能夠實現良好的接觸，由于P型柵極多晶硅和N型柵極多晶硅之間存在接觸問題，所以現有技術中采用在P型柵極多晶硅和N型柵極多晶硅上都分別形成鎢硅層（WSI，Tungsten?Polycide）來實現NMOS器件的柵極和PMOS器件的柵極的良好的接觸連接。

PMOS器件的柵極多晶硅采用硼摻雜以及形成鎢硅層后，由于硼在鎢硅層與多晶硅中溶解度大致為100:1，這樣容易受后續熱處理的影響，導致硼穿越鎢硅層和柵極多晶硅的界面，進入到鎢硅層中并在鎢硅層中聚積，即最后會產生PMOS器件的柵極多晶硅耗盡（Poly?Depletion?Effects），從而造成PMOS器件的閾值電壓漂移。如圖1所示，在硅襯底101上形成有柵氧化層102，以及柵極多晶硅層103和鎢硅層104，其中柵極多晶硅層103中注入有P型硼雜質，該結構在進行后續熱處理后，由于硼的在鎢硅層104中的溶解度更大，故硼雜質會穿透到鎢硅層104中，柵極多晶硅層103的硼雜質會大大減少，這樣就會是最后形成的PMOS器件的閾值電壓漂移。

為了克服上述硼穿透到鎢硅層中的情況發生，如圖2所示，現有一種工藝方法是在柵極多晶硅層103進行硼摻雜后，在柵極多晶硅層103的表面形成一層鈦和氮化鈦（Ti/TiN）的阻擋層105，再在阻擋層105上形成鎢硅層104，其中在鎢硅層104上的氮化硅層106為隔離保護層。即現有方法利用阻擋層105來阻止柵極多晶硅103中的硼雜質在加熱后向鎢硅層104中滲透聚集。雖然上述方法能夠抑制柵極多晶硅耗盡發生，但是新引入的鈦很容易在后續的柵極多晶硅的再氧化（Re-oxidation）工藝被氧化而發生膨脹，最后造成球形凸起（pilling），這會對柵極結構的形貌影響很大，不利于器件的性能穩定。同時，鈦的引入，也對工藝線上的產品存在金屬離子污染的風險。

發明內容

本發明所要解決的技術問題是提供一種抑制PMOS器件工藝中柵極多晶硅耗盡的方法，能抑制PMOS器件的柵極多晶硅中的硼穿透到鎢硅層中，使PMOS器件的閾值電壓穩定。

為解決上述技術問題，本發明提供的抑制PMOS器件工藝中柵極多晶硅耗盡的方法包括如下步驟：

步驟一、在硅襯底上形成柵極多晶硅后，在所述柵極多晶硅中注入硼離子，使所述柵極多晶硅呈P型摻雜結構；

步驟二、在硼離子注入之后，在所述柵極多晶硅表面注入銦離子,利用銦離子的轟擊使所述柵極多晶硅表面被轟擊的部分發生固態相變，使所述柵極多晶硅的表面被轟擊的部分形成晶界缺陷得到減少的多晶硅新核；

步驟三、在所述柵極多晶硅的表面形成鎢硅層，由所述鎢硅層和所述柵極多晶硅組成所述PMOS器件的柵極。

進一步的改進是，步驟一中的注入硼離子的能量為3KeV～8Kev，注入劑量為1E15cm^-2～1E16cm^-2。

進一步的改進是，步驟二中的注入銦離子的能量為10KeV～30Kev，注入劑量為1E14cm^-2～6E14cm^-2。