[發明專利]一種TD-LTE綜測儀的多環合成本振裝置

有效

• 申請號: 201210265791.1
• 申請日: 2012-07-30
• 公開（公告）號: CN102751983A
• 公開（公告）日: 2012-10-24
• 發明（設計）人: 黃武
• 申請（專利權）人: 中國電子科技集團公司第四十一研究所
• 主分類號: H03L7/07
• 分類號: H03L7/07
• 代理公司: 蚌埠鼎力專利商標事務所有限公司 34102
• 代理人: 張建宏

技術領域

本發明涉及TD-LTE終端射頻一致性測試應用領域，尤其是一種TD-LTE綜測儀的多環合成本振裝置。

背景技術

在對移動通信基站和終端產品的各種檢測和驗證中，射頻一致性測試是其中最關鍵的一環。3GPP?TS36.521/TS36.141定義了TD-LTE基站和終端的全部測試用例，要求TD-LTE終端射頻一致性測試設備輸出頻率分辨率1Hz；輸出誤差矢量幅度EVM（error?vector?magnitude）小于3%；接收機中EVM測量精度優于±1%。這幾項指標均依賴于高性能的合成本振裝置，其高分辨率確保了1Hz頻率分辨率，其高純度保證了接收的信號變頻到中頻時信噪比保持不變，保證發射的LTE信號的信噪比遠遠高于被測設備，使接收和發射設備本身的EVM和誤碼率指標遠高于3GPP要求。

合成本振裝置的相位噪聲是制約發射機和接收機的關鍵性指標，也是衡量一個研制單位、一臺儀器的水平與檔次的重要標志之一。在TD-LTE綜測儀中，合成本振裝置的相位噪聲指標直接影響EVM、誤碼率等測試結果，合成本振裝置的分辨率決定了信號接收和發射的頻率分辨率。目前現有的具有較高相噪指標的合成本振裝置均采用基于YTO（YIG?Tuning?Oscillator），即YIG調諧振蕩器，其中，?YIG?（Yttrium?Iron?Garnet）是指釔鐵石榴石，此方案設計復雜，成本較高；此外，用VCO（壓控振蕩器）設計的合成本振裝置大多用于低端、經濟型的產品中。如何用經濟型的VCO設計出高性能的本振，擁有較高的相噪指標，對于既注重高指標又注重低成本的綜測儀來說已迫在眉睫。

發明內容

本發明的目的在于提供一種低成本、具有較高相位噪聲指標的TD-LTE綜測儀的多環合成本振裝置。

為實現上述目的，本發明采用了以下技術方案：一種TD-LTE綜測儀的多環合成本振裝置，包括FPGA控制器，其輸出端分別與直接數字合成電路、偏置環電路的輸入端相連，直接數字合成電路、DAC預置電路以及偏置環電路的輸出端均與主環電路的輸入端相連，主環電路采用第一壓控振蕩器VCO，偏置環電路采用第二壓控振蕩器VCO。

由上述技術方案可知，本發明根據TD-LTE終端射頻一致性測試設備的要求，利用主環電路和偏置環電路組成多環結構，且該多環結構采用成本較低的壓控振蕩器VCO，在保證高純、高分辨率、低成本的同時，保證了TD-LTE綜測儀的射頻設計指標滿足3GPP要求。此外，該裝置也可借鑒于其他的頻率合成場合，具有較強的通用性。

附圖說明

圖1為本發明的系統原理框圖。

圖2為本發明偏離載波1kHz時，相位噪聲測量結果示意圖。

圖3為本發明偏離載波10kHz時，相位噪聲測量結果示意圖。

具體實施方式

一種TD-LTE綜測儀的多環合成本振裝置，包括FPGA控制器1，其輸出端分別與直接數字合成電路2、偏置環電路3的輸入端相連，直接數字合成電路2、DAC預置電路5以及偏置環電路3的輸出端均與主環電路4的輸入端相連，主環電路4采用第一壓控振蕩器VCO，偏置環電路3采用第二壓控振蕩器VCO，如圖1所示，FPGA控制器1完成整個裝置的邏輯控制，如圖1所示。

如圖1所示，所述的直接數字合成電路2包括相位累加器，其輸入端與FPGA控制器1的輸出端相連，其輸出端與D/A轉換器的輸入端相連，D/A轉換器的輸出端與主環電路4的輸入端相連，直接數字合成電路2實現整個本振的小數分頻，保證實現較高的頻率分辨率（1Hz）。所述的FPGA控制器1的輸出端與DAC預置電路5的輸入端相連，DAC預置電路5的輸出端與主環電路4的第一壓控振蕩器VCO的輸入端相連。DAC預置電路5給主環電路4以精細的預置來確保主環電路4快速鎖定并避免產生錯鎖，所述的DAC預置電路5為D/A轉換器。