[發明專利]全數字擴頻通信系統中接收端的同步時鐘提取方法

有效

• 申請號: 201210265228.4
• 申請日: 2012-07-27
• 公開（公告）號: CN102801441A
• 公開（公告）日: 2012-11-28
• 發明（設計）人: 張民;焦璐;韓大海;羅鵬飛
• 申請（專利權）人: 北京郵電大學
• 主分類號: H04B1/7073
• 分類號: H04B1/7073
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 王瑩

1.一種全數字擴頻通信系統中接收端的同步時鐘提取方法，其特征在于，包括以下步驟：

S1、發送端將原始數據經過N倍擴頻后發送，N為正整數；

S2、接收端接收擴頻后的數據，并將接收到的數據分別與PN碼或者PN碼的反碼做自相關運算，判斷自相關運算結果中的最大值是否大于預設門限，若是，則在該最大值處設置時鐘信號frame_clk0=1；若否，則在該最大值處設置時鐘信號frame_clk0=0，所述時鐘信號frame_clk0的值作為接收端接收到一個完整擴頻碼時的結束標志，一個完整擴頻碼表示一個原始數據的時鐘周期內接收的擴頻后的數據。

2.如權利要求1所述的方法，其特征在于，在步驟S2之后還包括步驟：

S3、將時鐘信號frame_clk0延遲原始數據的時鐘周期的整數倍，得到多個時鐘信號，將得到的時鐘信號frame_clk0的值以及所述多個時鐘信號的值相加得到新的信號frame_clk_add，在每個擴頻時鐘周期內尋找信號frame_clk_add的最大值，在frame_clk_add的最大值處設置時鐘信號frame_clk，作為所提取的同步時鐘，其中，所述原始數據的時鐘周期為所述擴頻時鐘周期的N倍。

3.如權利要求1所述的方法，其特征在于，步驟S1中所述擴頻的實現方法為：發送端把原始數據中的每一個比特經過FPGA進行編碼，變為序列長度為N的所述PN碼或序列長度為N的所述PN碼的反碼，PN碼或PN碼的反碼分別代表原始數據中的“0”比特和“1”比特。

4.如權利要求1或2或3所述的方法，其特征在于，步驟S2中，接收端利用FPGA接收數據。

5.如權利要求2所述的方法，其特征在于，時鐘信號frame_clk為1表示接收端接收到一個完整擴頻碼，時鐘信號frame_clk為0表示接收端還未接收到一個完整擴頻碼。