[發(fā)明專利]具有自對(duì)準(zhǔn)接觸孔與硅化物的器件及其制造方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201210262516.4
• 申請(qǐng)日: 2012-07-27
• 公開(kāi)（公告）號(hào): CN103579312A
• 公開(kāi)（公告）日: 2014-02-12
• 發(fā)明（設(shè)計(jì)）人: 譚穎
• 申請(qǐng)（專利權(quán)）人: 上海華虹NEC電子有限公司
• 主分類號(hào): H01L29/40
• 分類號(hào): H01L29/40;H01L27/115;H01L21/28;H01L21/8247
• 代理公司: 上海浦一知識(shí)產(chǎn)權(quán)代理有限公司 31211
• 代理人: 殷曉雪

技術(shù)領(lǐng)域

本申請(qǐng)涉及一種半導(dǎo)體制造工藝，特別是涉及一種自對(duì)準(zhǔn)接觸孔刻蝕（self?aligned?contact?etch）與硅化物（silicide）的集成制造工藝。

背景技術(shù)

半導(dǎo)體制造工藝中，前道工序（Front-End-Of-Line，F(xiàn)EOL）通常指元器件（devi?ce）的制造工藝，后道工序（Back-End-Of-Line，BEOL）通常指金屬互連工藝。

后道工序是在已形成元器件的半導(dǎo)體材料上進(jìn)行多層金屬的布線。在已形成器件結(jié)構(gòu)的硅片上先淀積金屬前介質(zhì)（PMD，也稱ILD-1、第一層層間介質(zhì)），再在其中刻蝕出通孔（也稱接觸孔），接著在通孔中形成金屬電極連接下方的半導(dǎo)體材料和上方的金屬布線。

請(qǐng)參閱圖1a和圖1b，襯底10中具有隔離結(jié)構(gòu)11，兩個(gè)隔離結(jié)構(gòu)11之間的襯底10定義為有源區(qū)。有源區(qū)之上具有柵極12a，其頂部具有介質(zhì)13a，其兩側(cè)具有介質(zhì)14a。在襯底10、隔離結(jié)構(gòu)11、柵極頂部介質(zhì)13a和柵極側(cè)墻介質(zhì)14a之上具有金屬前介質(zhì)17，其中具有底部在有源區(qū)的硅表面的接觸孔18。為簡(jiǎn)化描述，柵氧化層、LDD（輕摻雜漏注入）區(qū)、源漏注入?yún)^(qū)等常規(guī)結(jié)構(gòu)均省略不表。

其中，接觸孔18的刻蝕有兩種工藝。第一種是常規(guī)刻蝕工藝，如圖1a所示。先以光刻膠20形成光刻圖形，再以光刻膠圖形作為掩蔽層對(duì)金屬前介質(zhì)17進(jìn)行刻蝕，從而形成接觸孔18。第二種是自對(duì)準(zhǔn)刻蝕工藝，如圖1b所示。柵極頂部介質(zhì)13a和柵極側(cè)墻介質(zhì)14a均為氮化硅，金屬前介質(zhì)17為氧化硅，采用對(duì)氧化硅和氮化硅具有高選擇比的刻蝕工藝對(duì)金屬前介質(zhì)17進(jìn)行刻蝕，從而形成接觸孔18。

常規(guī)刻蝕工藝可以使接觸孔18的位置精準(zhǔn)，并且對(duì)柵極頂部介質(zhì)13a、柵極側(cè)墻介質(zhì)14a、金屬前介質(zhì)17在材料選擇上沒(méi)有限定。此外柵極頂部介質(zhì)13a這一結(jié)構(gòu)也可省略掉。

自對(duì)準(zhǔn)刻蝕工藝所形成的接觸孔18稱為自對(duì)準(zhǔn)接觸孔，其位置沒(méi)有常規(guī)刻蝕工藝那么精準(zhǔn)，但即使位置偏差，接觸孔18的底部也只會(huì)落在柵極頂部介質(zhì)13a、柵極側(cè)墻介質(zhì)14a或隔離結(jié)構(gòu)11之上，對(duì)半導(dǎo)體器件的性能沒(méi)有影響。其對(duì)柵極頂部介質(zhì)13a、柵極側(cè)墻介質(zhì)14a、金屬前介質(zhì)17在材料選擇上具有限定。由于自對(duì)準(zhǔn)刻蝕工藝比常規(guī)刻蝕工藝更能減小接觸孔18與柵極12a之間的距離，從而有助于減小器件面積，因而得到了廣泛應(yīng)用。

硅化物是難熔金屬與硅在高溫下反應(yīng)形成的金屬化合物，可用于降低接觸電阻、提高器件和芯片的速度。硅化物通常形成在有源區(qū)暴露的硅表面、多晶硅柵極暴露的頂部。硅化物與自對(duì)準(zhǔn)接觸孔刻蝕工藝無(wú)法共存，這是由于自對(duì)準(zhǔn)接觸孔的底部可能會(huì)落在柵極側(cè)墻介質(zhì)上，而該柵極側(cè)墻介質(zhì)的寬度可能會(huì)在刻蝕過(guò)程中變薄。如果兩者共存，則可能會(huì)導(dǎo)致柵極頂部的硅化物與有源區(qū)之上的通孔電極之間產(chǎn)生漏電。

目前的半導(dǎo)體制造中，如果硅片完全不采用自對(duì)準(zhǔn)接觸孔刻蝕工藝，那么通常在整個(gè)硅片表面暴露的硅材料上均形成硅化物。如果硅片有任何區(qū)域采用自對(duì)準(zhǔn)接觸孔刻蝕工藝，則為避免漏電，整個(gè)硅片表面都不形成硅化物。這使得接觸孔電極與其下方的半導(dǎo)體的接觸電阻無(wú)法降低，芯片的速度的提升受到限制。

發(fā)明內(nèi)容

本申請(qǐng)所要解決的技術(shù)問(wèn)題是提供一種具有自對(duì)準(zhǔn)接觸孔與硅化物的器件，既發(fā)揮自對(duì)準(zhǔn)接觸孔刻蝕可以減小器件面積的優(yōu)勢(shì)，又發(fā)揮硅化物可以降低接觸電阻的優(yōu)勢(shì)。為此，本申請(qǐng)還要提供自對(duì)準(zhǔn)接觸孔刻蝕工藝與硅化物制造工藝的集成制造方法。

為解決上述技術(shù)問(wèn)題，本申請(qǐng)具有自對(duì)準(zhǔn)接觸孔與硅化物的器件為：以自對(duì)準(zhǔn)刻蝕工藝所形成的自對(duì)準(zhǔn)接觸孔的底部直接與硅接觸，以常規(guī)刻蝕工藝所形成的接觸孔底部直接與硅化物接觸，并通過(guò)所述硅化物與硅接觸。

本申請(qǐng)自對(duì)準(zhǔn)接觸孔刻蝕與硅化物的集成制造方法為：

首先在硅片上劃分出采用自對(duì)準(zhǔn)接觸孔刻蝕工藝的第一區(qū)域和不采用自對(duì)準(zhǔn)接觸孔刻蝕工藝的第二區(qū)域；

其次在硅片上淀積用于形成硅化物的金屬之前，先在第一區(qū)域之上完整覆蓋介質(zhì)保護(hù)層；

然后在整個(gè)硅片上或僅在第二區(qū)域上淀積用于形成硅化物的金屬；

接著進(jìn)行高溫退火工藝，使得第二區(qū)域中暴露的硅與金屬反應(yīng)形成硅化物；

接著去除整個(gè)硅片上殘留的用于形成硅化物的金屬、以及第一區(qū)域的介質(zhì)保護(hù)層；

最后淀積金屬前介質(zhì)，并在第一區(qū)域以自對(duì)準(zhǔn)刻蝕工藝、在第二區(qū)域以常規(guī)刻蝕工藝分別形成接觸孔。