[發明專利]一種制作半導體器件的方法

有效

• 申請號: 201210261971.2
• 申請日: 2012-07-26
• 公開（公告）號: CN103578936A
• 公開（公告）日: 2014-02-12
• 發明（設計）人: 卜偉海
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/205
• 分類號: H01L21/205;H01L21/336
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;付偉佳

1.一種制作半導體器件的方法，包括：

A）提供半導體襯底，所述半導體襯底上形成有柵極結構；

B）在所述柵極結構兩側的所述半導體襯底中形成第一凹槽和第二凹槽；

C）采用流動性化學氣相沉積法在所述第一凹槽和所述第二凹槽的底部形成低k介電層；以及

D）在所述第一凹槽和所述第二凹槽中的所述低k介電層上分別形成源極和漏極。

2.如權利要求1所述的方法，其特征在于，在所述A）步驟之后還包括：

在所述柵極結構的兩側形成偏移間隙壁；

執行淺摻雜離子注入工藝，以在所述柵極結構兩側的所述半導體襯底中形成淺摻雜區。

3.如權利要求1所述的方法，其特征在于，形成所述第一凹槽和所述第二凹槽的方法為自對準刻蝕。

4.如權利要求1所述的方法，其特征在于，所述C）步驟包括：

采用流動性化學氣相沉積法在所述柵極結構上以及所述第一凹槽和所述第二凹槽內形成低k介電材料層，其中所述第一凹槽和所述第二凹槽的底部的所述低k介電材料層的第一厚度大于其它區域的所述低k介電材料層的第二厚度；

采用各向同性刻蝕法對所述低k介電材料層進行刻蝕，至露出所述柵極結構下方的溝道區域的側面，以在所述第一凹槽和所述第二凹槽的底部形成所述低k介電層。

5.如權利要求4所述的方法，其特征在于，所述第一厚度為10-120nm，且所述第二厚度為5-20nm。

6.如權利要求4所述的方法，其特征在于，所述第一厚度與所述第二厚度之間的差值大于或等于10nm。

7.如權利要求4所述的方法，其特征在于，露出的所述溝道區域的厚度為5-30nm。

8.如權利要求1所述的方法，其特征在于，所述第一凹槽和所述第二凹槽的深度為20-150nm。

9.如權利要求1所述的方法，其特征在于，所述低k介電層的厚度為10-100nm。

10.如權利要求1所述的方法，其特征在于，所述低k介電層的相對介電常數為1-3.9。

11.如權利要求1所述的方法，其特征在于，所述D）步驟包括：

在所述第一凹槽和所述第二凹槽中的所述低k介電層上形成外延層，所述外延層填滿所述第一凹槽和所述第二凹槽；

在所述柵極結構的兩側形成間隙壁；以及

執行源漏離子注入工藝，以在所述外延層中形成所述源極和所述漏極。

12.如權利要求11所述的方法，其特征在于，所述外延層為硅外延層、碳硅外延層或鍺硅外延層。

13.如權利要求11所述的方法，其特征在于，所述外延層的厚度為30-100nm。