[發明專利]MOS晶體管封裝級測試方法以及MOS晶體管制造方法有效
| 申請號: | 201210261950.0 | 申請日: | 2012-07-26 |
| 公開(公告)號: | CN102759697A | 公開(公告)日: | 2012-10-31 |
| 發明(設計)人: | 王磊 | 申請(專利權)人: | 上海宏力半導體制造有限公司 |
| 主分類號: | G01R31/26 | 分類號: | G01R31/26;G01R31/02;H01L21/336 |
| 代理公司: | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人: | 鄭瑋 |
| 地址: | 201203 上海市浦*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | mos 晶體管 封裝 測試 方法 以及 制造 | ||
技術領域
本發明涉及半導體制造領域,更具體地說,本發明涉及一種MOS晶體管封裝級測試方法、以及采樣了該MOS晶體管封裝級測試方法的MOS晶體管制造方法。
背景技術
半導體器件(例如功率MOS晶體管)不斷地朝著高集成度和高容量的方向發展。在半導體器件設計中,通常采用各種錯誤檢查及糾正修復方法來提高芯片的成品率。
集成電路(IC)測試技術,依IC制造的不同階段,分為芯片測試(Wafer?Sort或CIRCUIT?Probe)與封裝級測試(final?test,FT,也稱為終測、成品測試、或封裝測試)兩種。前者是以探針在產品仍處于晶圓制造階段時進行的晶粒測試。
封裝級測試則是在IC封裝之后執行,確定IC成品的功能與規格符合要求,又分為電性測試與機械性測試等內容。而依IC產品的種類,測試又分為內存測試與邏輯IC測試等,IC引腳數量越多,測試技術也愈趨高階。
一般,在MOS晶體管的封裝級測試中,需要將MOS晶體管防止在封裝測試插槽(FT?socket)中,以便通過施加測試信號來測試MOS晶體管。
但是,對于不同的器件測試工廠,對封裝測試插槽中各個端口的定義是不同的。具體地說,圖1示意性地示出了封裝測試插槽的引腳定義的一個示例。如圖1所示,對于某個器件測試工廠,其自左至右的引腳被分別定義為柵極G1、漏極D1和源極S1。同時,圖2示意性地示出了封裝測試插槽的引腳定義的另一示例。如圖2所示,可能對于另一個器件測試工廠來說,其自左至右的引腳被分別定義為漏極D2、源極S2、柵極G2。
因此,在不清楚具體引腳定義的情況下,無法進行正確的連線激勵,從而可能造成信號輸錯端口,從而造成器件損壞。例如擊穿損壞。
因此,希望能夠提供一種能夠有效地避免由于連線激勵的錯誤而使MOS晶體管器件被擊穿損壞的MOS晶體管封裝級測試方法。
發明內容
本發明所要解決的技術問題是針對現有技術中存在上述缺陷,提供一種能夠有效地避免由于連線激勵的錯誤而使MOS晶體管器件被擊穿損壞的MOS晶體管封裝級測試方法、以及采樣了該MOS晶體管封裝級測試方法的MOS晶體管制造方法。
根據本發明的第一方面,提供了一種MOS晶體管封裝級測試方法,其包括:首先將MOS晶體管插入封裝測試插槽;此后輸入測試樣本信號;隨后檢驗各引腳之間的寄生等效二極管,并判斷MOS晶體管與所插入的封裝測試插槽的引腳是否對應;以及在判斷MOS晶體管與所插入的封裝測試插槽的引腳不對應的情況下,直接結束流程。
優選地,在上述MOS晶體管封裝級測試方法中,其中利用加流測壓來檢驗各引腳之間的寄生等效二極管。
優選地,在上述MOS晶體管封裝級測試方法中,在所述檢驗各引腳之間的寄生等效二極管的步驟中,在MOS晶體管的柵極和漏極之間加入柵漏測試電流,并且測量柵極和漏極之間的電壓,以檢驗MOS晶體管器件的柵極和漏極之間的寄生等效二極管;在MOS晶體管的柵極和源極之間加入柵源測試電流,并且測量柵極和源極之間的電壓,以檢驗MOS晶體管器件的柵極和源極之間的寄生等效二極管;在MOS晶體管的源極和漏極之間加入源漏測試電流,并且測量源極和漏極之間的電壓,以檢驗MOS晶體管器件的源極和漏極之間的寄生等效二極管。
優選地,在上述MOS晶體管封裝級測試方法中,在所述檢驗各引腳之間的寄生等效二極管的步驟中,根據測得的柵極和漏極之間的電壓、柵極和源極之間的電壓、以及源極和漏極之間的電壓來判斷MOS晶體管與所插入的封裝測試插槽的引腳是否對應。
優選地,在上述MOS晶體管封裝級測試方法中,在判斷MOS晶體管與所插入的封裝測試插槽的引腳不對應的情況下,在結束流程之后,轉換MOS晶體管插入的封裝測試插槽的方式,之后重復所述MOS晶體管封裝級測試方法。
優選地,在上述MOS晶體管封裝級測試方法中,所述MOS晶體管封裝級測試方法用于功率MOS晶體管的封裝級測試。
根據本發明的第二方面,提供了一種采樣了根據本發明的第一方面所述的MOS晶體管封裝級測試方法的MOS晶體管制造方法。
根據本發明,可以通過檢驗MOS晶體管器件的各引腳之間的寄生等效二極管,根據寄生等效二極管的檢驗值來判斷正確的引腳定義,由此可以有效地避免由于連線激勵的錯誤而使MOS晶體管器件被擊穿損壞。
附圖說明
結合附圖,并通過參考下面的詳細描述,將會更容易地對本發明有更完整的理解并且更容易地理解其伴隨的優點和特征,其中:
圖1示意性地示出了封裝測試插槽的引腳定義的一個示例。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海宏力半導體制造有限公司,未經上海宏力半導體制造有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210261950.0/2.html,轉載請聲明來源鉆瓜專利網。





