[發明專利]半導體元件的制造方法

有效

• 申請號: 201210258842.8
• 申請日: 2012-07-25
• 公開（公告）號: CN103515322A
• 公開（公告）日: 2014-01-15
• 發明（設計）人: 吳鐵將;廖偉明;黃瑞成;聶鑫譽
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L21/8242
• 分類號: H01L21/8242
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 臧建明

技術領域

本發明是有關于一種半導體元件的制造方法，且特別是有關于一種可簡化過程復雜度的半導體元件的制造方法。

背景技術

隨著科技的進步，半導體元件的應用越來越廣，且使用多種其他元件以實現所欲達成的功能。舉例來說，例如動態隨機存取存儲器(Dynamic?Random?Access?Memory，DRAM)元件的半導體存儲元件，一般包含有電容器，其為動態隨機存取存儲器用以儲存資料或信息的元件。

動態隨機存取存儲器依其電容器的結構主要可以分成兩種形式，其一為具有堆疊式電容器(stack?capacitor)的動態隨機存取存儲器，另一則為具有深溝渠式電容器(deep?trench?capacitor)的動態隨機存取存儲器。另外，電容器依其用于形成電極以及介電層的材料的類型可具有不同組態，包括金屬氧化物半導體(metal-oxide-semiconductor，MOS)電容器、PN接合電容器、多晶硅絕緣體多晶硅(polysilicon-insulator-polysilicon，PIP)電容器，以及金屬絕緣體金屬(metal-insulator-metal，MIM)電容器。

為了簡化過程上的步驟，并降低過程成本，如何在半導體元件過程中有效地整合電容器與晶體管元件將是重要的課題。

發明內容

本發明提供一種半導體元件的制造方法，其可將不同元件的過程進行整合，進而簡化過程步驟。

本發明提出一種半導體元件的制造方法，此方法為先提供具有第一區與第二區的基底。進而，在基底上形成第一圖案化罩幕層，其中第一圖案化罩幕層在第一區中具有至少一第一開口且在第二區中具有至少一第二開口，第一開口小于第二開口。接著，以第一圖案化罩幕層為罩幕，移除部分基底，以在第一區的基底中形成至少一第一溝渠的同時，在第二區的基底中形成至少一第二溝渠。其中，第一溝渠的寬度小于第二溝渠的寬度，及第一溝渠的深度小于第二溝渠的深度。接下來，移除第一圖案化罩幕層。然后，在第一溝渠上及第二溝渠上形成第一介電層。之后，在位于第一溝渠的至少部分側壁上的第一介電層上及位于第二溝渠的至少部分側壁上的第一介電層上形成導體層。

在本發明一實施例中，上述的第一介電層的材料例如是高介電常數材料。

在本發明一實施例中，上述的導體層包括第一導體層以及第二導體層。第一導體層填滿部分第一溝渠。第二導體層填滿部分第二溝渠。

在本發明一實施例中，上述的導體層的形成方法包括下列步驟。首先，形成填滿第一溝渠與第二溝渠的導體材料層。接著，移除第一溝渠以外與第二溝渠以外的導體材料層，且移除第一溝渠中與第二溝渠中的部分導體材料層。

在本發明一實施例中，上述的半導體元件的制造方法，還包括在第一溝渠中且在第二溝渠中形成填滿第一溝渠與第二溝渠的第二介電層。

在本發明一實施例中，上述的導體層包括第一導體層以及第二導體層。第一導體層填滿部分第一溝渠。第二導體層填滿第二溝渠并延伸至第二溝渠兩側的基底上方。

在本發明一實施例中，上述的導體層的形成方法包括下列步驟。首先，形成填滿第一溝渠與第二溝渠的導體材料層。接著，形成第二圖案化罩幕層，第二圖案化罩幕層覆蓋第二區的導體材料層。然后，以第二圖案化罩幕層為罩幕，移除第一溝渠以外的導體材料層，且移除第一溝渠中的部分導體材料層。

在本發明一實施例中，上述的半導體元件的制造方法，還包括在第一導體層上與第二導體層上形成第二介電層，且第二介電層位于第一溝渠中并填滿第一溝渠。

在本發明一實施例中，上述的導體層包括第一導體層以及第二導體層。第一導體層僅形成在位于第一溝渠的部分側壁上的第一介電層上。第二導體層僅形成在位于第二溝渠的部分側壁上的第一介電層上。

在本發明一實施例中，上述的導體層的形成方法包括下列步驟。首先，在第一介電層上形成共形地導體材料層。接著，對導體材料層進行蝕刻過程，以移除位于第一溝渠底部、第二溝渠底部與第一溝渠的側壁的上端部的導體材料層。

在本發明一實施例中，上述的蝕刻過程還包括下列步驟。首先，移除位于第一溝渠底部與第二溝渠底部的第一介電層。接著，移除位于第一溝渠底部下方與第二溝渠底部下方的部分基底。