[發明專利]晶體管及其形成方法有效
| 申請號: | 201210256297.9 | 申請日: | 2012-07-23 |
| 公開(公告)號: | CN102779843A | 公開(公告)日: | 2012-11-14 |
| 發明(設計)人: | 樓穎穎 | 申請(專利權)人: | 上海宏力半導體制造有限公司 |
| 主分類號: | H01L29/423 | 分類號: | H01L29/423;H01L29/78;H01L21/28;H01L21/336 |
| 代理公司: | 北京集佳知識產權代理有限公司 11227 | 代理人: | 駱蘇華 |
| 地址: | 201203 上海市浦東新*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 晶體管 及其 形成 方法 | ||
技術領域
本發明涉及半導體制造技術領域,尤其涉及一種晶體管及其形成方法。
背景技術
目前,晶體管作為一種基本的半導體器件被廣泛應用。而在各種晶體管中,溝槽金屬-氧化物-半導體場效應管(Trench?Metal-Oxide-Silicon?Transistors)作為一種功率器件,被廣泛運用于超大規模集成電路中。
現有的溝槽金屬-氧化物-半導體場效應管的形成過程的剖面結構示意圖,如圖1至圖4所示,包括:
請參考圖1,提供半導體襯底100,所述半導體襯底100內具有溝槽101,所述溝槽101的側壁與半導體襯底100表面垂直。
請參考圖2,在所述溝槽101(如圖1)的側壁和底部表面形成柵介質層102;在所述柵介質層102表面形成填充滿所述溝槽101的柵電極層103。
請參考圖3,在所述半導體襯底100和柵電極層103表面形成掩膜層104,所述掩膜層104暴露出所述溝槽兩側的部分半導體襯底100表面;
請參考圖4,以所述掩膜層104為掩膜,在所述溝槽101(如圖1)兩側的半導體襯底100內形成源區105;在形成源區105后,以所述掩膜層104為掩膜,刻蝕所述半導體襯底100,在所述溝槽101兩側的半導體襯底100內形成開口(未示出);在開口內填充金屬,形成導電插塞106。
然而,現有的溝槽金屬-氧化物-半導體場效應管的性能不良。
更多溝槽金屬-氧化物-半導體場效應管請參考公開號為CN?102110687?A的中國專利文件。
發明內容
本發明解決的問題是提供一種晶體管及其形成方法,使溝槽金屬-氧化物-半導體場效應管的性能改善。
為解決上述問題,本發明提供一種晶體管,包括:半導體襯底;位于所述半導體襯底內的溝槽,所述溝槽由第一子溝槽、以及位于所述第一子溝槽下方的第二子溝槽構成,所述第二子溝槽與所述第一子溝槽貫通,所述第一子溝槽的開口大于所述第二子溝槽的開口,所述第一子溝槽的側壁與半導體襯底的表面傾斜,所述第二子溝槽的側壁與半導體襯底表面垂直;位于所述溝槽側壁和底部表面的柵介質層;位于所述柵介質層表面,填充滿所述溝槽的柵電極層,所述柵電極層的表面與半導體襯底表面齊平;位于所述溝槽兩側的半導體襯底內的源區;位于與所述溝槽相對一側的半導體襯底內的漏區,所述漏區與所述第二子溝槽相對設置的漏區。
可選地,所述第一子溝槽的側壁與半導體襯底表面的傾角為10~45°。
可選地,所述第一子溝槽的底部到所述半導體襯底表面的距離為0.15微米~0.5微米。
可選地,所述柵介質層的材料為氧化硅。
可選地,所述柵電極層的材料為多晶硅。
可選地,還包括:位于所述溝槽兩側的源區內的導電插塞,所述導電插塞的頂部不低于所述半導體襯底表面。
可選地,所述導電插塞的深度為4千埃~6千埃。
可選地,還包括:位于所述柵電極層和半導體襯底表面的氧化襯墊層;位于所述氧化襯墊層表面的掩膜層,所述掩膜層和氧化襯墊層暴露出所述導電插塞表面,所述掩膜層的材料為氮化硅、氧化硅和硼磷硅玻璃中的一種或多種,所述氧化襯墊層的材料為氧化硅。
可選地,所述源區的深度為5千埃~7千埃。
可選地,所述第二子溝槽的底部向半導體襯底內凹陷,且表面圓滑。
相應地,本發明還提供一種晶體管的形成方法,包括:提供半導體襯底;
在所述半導體襯底內形成第一子溝槽,所述第一子溝槽頂部開口的尺寸大于底部,且所述第一子溝槽的側壁與半導體襯底的表面傾斜;在所述第一子溝槽下方形成與所述第一子溝槽貫通的第二子溝槽,所述第二子溝槽的側壁與半導體襯底表面垂直;在所述第一子溝槽的側壁、以及所述第二子溝槽的側壁和底部表面形成柵介質層;在所述柵介質層表面形成填充滿所述第一子溝槽和第二子溝槽的柵電極層,所述柵電極層的表面與半導體襯底表面齊平;在所述柵電極層和半導體襯底表面形成掩膜層,所述掩膜層暴露出所述第一子溝槽兩側的部分半導體襯底表面;以所述掩膜層為掩膜,在所述第一子溝槽和第二子溝槽兩側的半導體襯底內形成源區。
可選地,所述第一子溝槽的側壁與半導體襯底表面的傾角為10~45°。
可選地,所述第一子溝槽的底部到所述半導體襯底表面的距離為0.15微米~0.5微米。
可選地,所述第一子溝槽的形成工藝為各向同性的干法刻蝕或濕法刻蝕工藝。
可選地,所述第二子溝槽的形成工藝為各向異性的干法刻蝕工藝。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海宏力半導體制造有限公司,未經上海宏力半導體制造有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210256297.9/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種安全門防盜裝置
- 下一篇:全反式維甲酸合成方法
- 同類專利
- 專利分類





