[發(fā)明專利]一種利用離子注入及定點吸附工藝制備半導體材料的方法

有效

• 申請?zhí)枺?/td>: 201210254017.0
• 申請日: 2012-07-20
• 公開（公告）號: CN102737963A
• 公開（公告）日: 2012-10-17
• 發(fā)明（設計）人: 張苗;母志強;薛忠營;陳達;狄增峰;王曦
• 申請（專利權）人: 中國科學院上海微系統(tǒng)與信息技術研究所
• 主分類號: H01L21/20
• 分類號: H01L21/20;H01L21/02;H01L21/324
• 代理公司: 上海光華專利事務所 31219
• 代理人: 李儀萍

技術領域

本發(fā)明屬于半導體領域，特別是涉及一種利用離子注入及定點吸附工藝制備半導體材料的方法。

背景技術

根據(jù)國際半導體產(chǎn)業(yè)發(fā)展藍圖（ITRS2009）的規(guī)劃，集成電路已經(jīng)逐步從微電子時代發(fā)展到了微納米電子時代，現(xiàn)有的體硅材料和工藝正接近它們的物理極限，遇到了嚴峻的挑戰(zhàn)。SOI已成為深亞微米的低壓、低功耗集成電路的主流技術。SOI（Silicon-On-Insulator，絕緣襯底上的硅）技術是在頂層硅和背襯底之間引入了一層埋氧化層。通過在絕緣體上形成半導體薄膜，SOI材料具有了體硅所無法比擬的優(yōu)點：可以實現(xiàn)集成電路中元器件的介質隔離，徹底消除了體硅CMOS電路中的寄生閂鎖效應；采用這種材料制成的集成電路還具有寄生電容小、集成密度高、速度快、工藝簡單、短溝道效應小及特別適用于低壓低功耗電路等優(yōu)勢。。

從材料角度來說，我們需要從傳統(tǒng)的單晶硅材料拓展到新一代硅基材料。SiGe材料由于其高遷移率和可以作為其他材料的虛擬襯底而受到廣泛關注，目前制備低缺陷密度、高弛豫度的鍺硅主要采用鍺濃度梯度遞增生長方法。但是通常幾個微米的生長厚度，不但增加了生產(chǎn)成本，而且由于鍺硅較差的熱導性影響器件性能。

通過離子注入技術可以制備高弛豫度、低缺陷密度的SiGe層。一般通過離子注入技術制備SiGe的工藝是直接在Si襯底上生長SiGe層，然后通過離子注入及退火工藝使所述SiGe層產(chǎn)生應變弛豫。但是，由于離子注入的深度對SiGe的弛豫度有較大的影響，只有在合理的注入深度范圍內(nèi)才能在保證低缺陷密度下得到高弛豫度的SiGe層，故對注入工藝的精度非常高，上述制備方法往往難以實現(xiàn)低缺陷密度、高弛豫度的SiGe的制備，而且也大大的增大了制備的難度和工藝成本。

因此，提供一種能降低工藝難度且穩(wěn)定制備低缺陷密度、高弛豫度的SiGe材料的方法實屬必要。

發(fā)明內(nèi)容

鑒于以上所述現(xiàn)有技術的缺點，本發(fā)明的目的在于提供一種利用離子注入及定點吸附工藝制備半導體材料的方法，用于解決現(xiàn)有技術中通過離子注入工藝制備弛豫SiGe材料工藝不穩(wěn)定而難以實現(xiàn)低缺陷密度、高弛豫度的SiGe的制備的問題。

為實現(xiàn)上述目的及其他相關目的，本發(fā)明提供一種利用離子注入及定點吸附工藝制備半導體材料的方法，至少包括以下步驟：

1）提供第一Si襯底，于所述Si襯底表面交替形成Si_xGe_1-x層及Si層，形成至少具有一個周期的Si_xGe_1-x/Si超晶格結構，其中，0≤x<1；

2）于所述Si_xGe_1-x/Si超晶格結構表面形成Si緩沖層，于所述Si緩沖層表面形成應變Si_zGe_1-z層，所述應變Si_zGe_1-z層的厚度小于其臨界厚度，其中0≤z<1；

3）從所述應變SizGe1-z層表面將H、He、Si、Ge、C或B離子注入至所述第一Si襯底中，然后對上述結構進行快速退火，使所述應變Si_zGe_1-z層產(chǎn)生弛豫，以獲得弛豫Si_zGe_1-z層。

作為本發(fā)明的利用離子注入及定點吸附工藝制備半導體材料的方法的一個優(yōu)選方案，所述方法還包括步驟：4）提供表面具有氧化層的第二Si襯底，并鍵合所述氧化層及所述弛豫Si_zGe_1-z層；5）去除所述第一Si襯底、Si_xGe_1-x/Si超晶格結構及Si緩沖層，以完成絕緣體上弛豫硅鍺材料的制備。

在上述方案的步驟5）中，先采用智能剝離技術從所述第一Si襯底中剝離所述第一Si襯底，然后采用選擇性腐蝕法或者化學機械拋光法去除剩余的第一Si襯底、Si_xGe_1-x/Si超晶格結構及Si緩沖層，以完成絕緣體上弛豫硅鍺材料的制備。