[發明專利]半導體器件及其操作方法

在審

• 申請號: 201210252402.1
• 申請日: 2012-07-20
• 公開（公告）號: CN102890965A
• 公開（公告）日: 2013-01-23
• 發明（設計）人: 劉炳晟
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C16/06
• 分類號: G11C16/06;G11C16/34
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 郭放;俞波

相關申請的交叉引用

本申請要求2011年7月20日提交的申請號為10-2011-0071940的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

本發明的實施例總體而言涉及一種半導體器件及其操作方法，更具體而言，涉及一種用于在編程操作期間抑制位線的峰值電流增加的半導體器件。

背景技術

圖1是說明由于半導體器件的高集成度而增加位線負載的框圖。

參見圖1，一種半導體器件包括用于儲存數據的存儲器單元陣列10。所述存儲器單元陣列10包括第一至第k存儲塊MB1至MBk。第一至第k存儲塊MB1至MBk的每個包括每個都包括用于儲存數據并與各個位線BL耦接的多個存儲器單元的多個單元串(未示出)。

半導體器件的高集成度導致在存儲器芯片中存儲塊的數目和在每個存儲塊中單元串的數目的增加，且因而位線BL的負載會增加。更具體地，形成存儲器芯片的存儲塊MB1至MBk的數目的增加引起每個位線BL的長度的增加。此外，隨著單元串數目的增加，位線BL的數目增加，且因此負載NBL增加。如果位線BL的負載如上所述地增加，則在操作半導體器件時，例如，當對位線BL預充電時，位線BL的峰值電流會急劇上升。以下參照圖2詳細描述峰值電流的上升。

圖2是說明由于圖1中的位線的負載的增加引起的峰值電流的曲線圖。

參見圖2，位線BL的峰值電流與要預充電的位線BL的數目成反比。即，位線BL的峰值電流與編程數據的數目成反比。更具體地，當將具有不同電平的電壓施加到位線BL時，在相鄰的位線BL之間產生由于電容引起的電荷。例如，在編程操作的早期階段，要預充電的位線BL的數目比要放電的位線BL的數目小。因此，當對小數目的位線BL充電時，由于電容引起的電荷的產生增加，因為由于相鄰和放電的位線BL而產生電位差。因而，預充電的位線BL的峰值電流也上升。因此，當編程操作處于第一階段時，位線的峰值電流具有最大值C1。隨著編程操作進入隨后階段，因為已經完成了編程的已編程存儲器單元的數目增加，所以預充電的位線BL的數目增加。因此，隨著已編程存儲器單元的數目的增加，位線BL的峰值電流減小。

如上所述，在初始地執行編程操作時，因為位線BL之間的電容引起的電流增加，所以峰值電流上升。峰值電流的增加可以導致稱作浪涌電力下降的電力下降，且因而半導體器件可以被異常地操作。

發明內容

本發明的示例性實施例旨在對使用頁緩沖器的位線預充電時，通過控制使傳送預充電電壓到位線的開關元件導通的導通電壓電平，來抑制位線的峰值電流的上升以及導通開關元件所耗費的導通時間的增加。

本發明的一個實施例提供了一種半導體器件，包括：單元串，所述單元串包括多個存儲器單元；頁緩沖器，所述頁緩沖器包括鎖存器和開關元件，其中所述開關元件被耦接在所述鎖存器與耦接到所述單元串的位線之間；頁緩沖器控制器，所述頁緩沖器控制器被配置成在編程操作的位線設定操作期間將逐步上升的導通電壓施加到所述開關元件。

本發明的一個實施例提供了一種操作半導體器件的方法，包括以下步驟：施加編程允許電壓或編程禁止電壓到與位線耦接的頁緩沖器的鎖存器；將逐漸上升的導通電壓施加到耦接在所述位線與所述鎖存器之間的開關元件的柵極并設定所述位線；以及對與所述位線耦接單元串執行編程操作。

本發明的一個實施例提供了一種操作半導體器件的方法，包括以下步驟：通過施加逐漸上升的導通電壓到開關元件來逐步增加所述開關元件的源極處的電位，所述開關元件被耦接在位線與經由所述位線耦接到單元串的頁緩沖器中所包括的鎖存器之間。

附圖說明

圖1是說明由于半導體器件的集成度的增加引起的位線的負載的增加的框圖。

圖2是說明由于圖1中的位線的負載的增加引起的峰值電流的曲線圖。

圖3是根據本發明的一個實施例的半導體器件的框圖。

圖4是圖3所示的頁緩沖器控制器和頁緩沖器的詳細電路圖。

圖5A和圖5B是說明根據本發明的一些示例性實施例的編程操作的時序圖。

圖6是根據本發明的一個實施例的效果的曲線圖。

具體實施方式

下文中將參考附圖詳細描述本發明的一些示例性實施例。提供附圖是為了使本領域技術人員理解本發明實施例的范圍。

圖3是根據本發明的一個實施例的半導體器件的框圖。