[發明專利]一種具有平移技術的流水線型ADC數字后臺校正電路

有效

• 申請號: 201210250055.9
• 申請日: 2012-07-19
• 公開（公告）號: CN102723951A
• 公開（公告）日: 2012-10-10
• 發明（設計）人: 寧寧;眭志凌;陳華;徐雙恒;李靖;陳榮冠;鄭杰
• 申請（專利權）人: 電子科技大學
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 成都科海專利事務有限責任公司 51202
• 代理人: 盛明潔

技術領域

本發明屬于數字校正領域，特別涉及一種通過傳輸特性平移方式來滿足流水線型模數轉換器（ADC）后臺校正完整輸入的數字校正技術。

背景技術

隨著數字技術和通信技術的不斷發展，對于模擬數字轉換器（Analog-to-Digital?Converter,ADC）的要求越來越高。ADC的作用是將連續的電壓信號轉化成數字編碼，其性能的要求主要是高速，高分辨率和低功耗。ADC的種類很多，不同ADC由于性能不同，結構也就不同，而ADC的校正是和ADC的結構相輔相成的。所以每種ADC都有各自獨特的校正方法和結構。

多級流水線結構模擬-數字轉換電路（Pipelined?ADC）是高速與高精度ADC的良好結合。它利用低精度ADC子級電路，分時分級轉換輸入信號，具有較高的轉換精度，并同時具有較高的轉換速率。但是單靠模擬電路的設計，流水線型ADC的有效分辨率很難超過12位，這極大的限制了該ADC的性能提高。要解決這些誤差對流水線型ADC的性能影響，使用切實有效的校正技術對誤差進行補償和糾正非常重要。隨著數字電子技術的不斷發展以及數字電路對信號處理所表現出來的極大優越性，出現大量采用數字電路對信號進行補償的前臺校正技術。前臺校正能夠較容易的測出電路誤差并且能夠使之得到有效的校正和補償，但是這種校正要求設計的流水線型ADC有一個校正周期，在測量和校正參數更新時需要中斷數據轉換。為了解決這個問題數字后臺校正技術應運而生。

通常的單級數字后臺校正技術的簡化電路結構如圖1所示，電路主要包含校正級模數轉換器（ADC）電路101和常規后臺校正電路102。當電路工作時校正級ADC中的子級ADC電路1011對采樣后的輸入模擬信號進行量化得到校正級輸出數字碼D1。同時子級數模轉換器（DAC）電路1012將量化后的數字碼還原成模擬信號，并且與輸入模擬信號進行殘差運算，得到該級的殘差信號。常規后臺校正電路模塊102將殘差信號和偽隨機校正電路1021產生的隨機校正信號相加后進行增益放大，結果作為后續級ADC電路ADC_BE1022的輸入信號。而在增益放大的過程中電路可能就會引入增益誤差，因此必須對該誤差進行校正。其方法是在校正級殘差放大器前，將一偽隨機序列信號加入到待轉換的模擬信號中，通過后續級ADC電路ADC_BE1022將增益放大后的信號進行模數轉換，然后對轉換得到的數字信號進行迭代計算，最終使得迭代收斂于一個固定數值，即為校正系數g_cal。將校正系數與后續級量化數字碼相乘的結果同校正級ADC中輸出數字碼相加就能夠得到校正后該級的最終輸出數字碼D_out。然而，當校正級輸入信號出現圖2中斜線部分時，校正的輸出電壓就會超出最大電壓范圍，使得下一級校正不再精準，所以該校正電路存在輸入信號無法實現完整范圍變化的缺點。

發明內容

為了克服對輸入模擬信號范圍限制的不足之處，本發明在以上結構基礎上，提出了一種平移技術，該技術能夠實現流水線型ADC完整輸入范圍的數字后臺校正。