[發明專利]電子提花機數據傳輸裝置及方法

有效

• 申請號: 201210248235.3
• 申請日: 2012-07-18
• 公開（公告）號: CN102749872A
• 公開（公告）日: 2012-10-24
• 發明（設計）人: 盧雪萍
• 申請（專利權）人: 紹興文理學院
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 紹興市越興專利事務所 33220
• 代理人: 蔣衛東

技術領域

本發明涉及提花機控制技術，特別是涉及一種電子提花機數據傳輸裝置及方法。

背景技術

電子提花機的控制轉接口將每一緯的花型數據傳送到電磁提花裝置的時間以及正確率是決定電子提花機工作速度和效率的關鍵。傳統的電子提花機控制轉接口傳送數據的方法分為兩種，一種是將每一緯的X個數據串行移位傳送到電磁提花裝置的每個電磁驅動板，同一個花型數據循環重復傳輸；第二種方法是將每一緯的X個數據先分流到m個I/O接口板，然后m個I/O接口板中的X/m個數據同時串行移位到電磁提花裝置的每個電磁驅動板，同一個花型數據循環重復傳輸。對于大針數的電子提花機，每一緯X數據量大，第一種方法完全采用串行移位傳送，速度太慢，并且出錯概率大；第二種方法采用了數據分流，減少了串行移位的數據量，但是每一緯的數據都要先分流到m個I/O接口板，對提高速度效果不明顯。

有鑒于此，本發明人對此進行研究，專門開發出一種電子提花機數據傳輸裝置及方法，本案由此產生。

發明內容

本發明的目的是提供一種電子提花機數據傳輸裝置及方法，通過下位機CPU和移位寄存器，提高數據傳輸速度，降低出錯率。

為了實現上述目的，本發明的解決方案是：

電子提花機數據傳輸裝置，包括主控制器、下位機CPU和移位寄存器。其中，主控制器的輸出端連接有m個下位機CPU，m個下位機CPU與主控制器之間采用串行通訊，下位機CPU的輸出端串聯有n個移位寄存器，各個移位寄存器分別并行連接在電磁驅動板上。

作為優選，每個下位機CPU和移位寄存器之間還串聯有一個驅動芯片，驅動芯片輸入的信號和輸出的信號一一對應，其作用是不改變信號的邏輯值，提高信號的可靠性。

作為優選，所述裝置還包括m個存儲器，每個存儲器與對應的下位機CPU相連，當需要存儲的數據比較大，下位機CPU本身的存儲容量不夠時，下位機CPU就可以將所有數據存儲在外置存儲器中。

電子提花機設有m個電磁驅動板，每個下位機CPU對應的n個移位寄存器并行連接在同一塊提花機電磁驅動板上。

所述下位機CPU采用51系列單片機。

所述主控制器采用型號為STM32F103的處理芯片。主處理器除了將花型數據串行傳送給下位機CPU之外，在各個下位機CPU每正確移位一緯數據給移位寄存器之時，主處理器還需要提供一個同步時鐘信號給各下位機CPU，使所有移位寄存器并行端的數據構成一緯完整的數據同時輸出。

采用上述裝置的電子提花機數據傳輸方法，包括如下步驟：

1)????????首先，主控制器根據下位機CPU的個數m，將電子提花機需要傳輸的整個花型數據N按針數順序分離成m組，分別通過串行通訊傳送到m個下位機CPU內置或外置存儲器中,?每個下位機CPU內置或外置存儲器數據存儲容量至少為N/m位；

2)????????當主控制器將整個花型數據傳輸到m個存儲器中之后，電子提花機提花工作開始，m組下位機CPU及對應的移位寄存器同時獨立工作，存儲器中的第1緯數據通過移位寄存器串行移位到到各個移位寄存器中，?m*n個移位寄存器的總位數大于等于每一緯的針數；

3)????????當下位機CPU輸出第2緯數據之前，下位機CPU先輸出控制信號（STB）鎖存第一緯的數據，然后在移位時鐘（CLK）的作用下通過（D-IN）串行輸出第2緯數據，同時第1緯數據通過移位寄存器串行移出，通過（D-OUT）返回至下位機CPU內置或外置存儲器中的第1緯數據比較，如果正確，則所有下位機CPU將在主控器的同步時鐘信號來臨之際使輸出控制信號（OE）有效，使所有的寄存器將第1緯數據輸出，驅動提花機電磁驅動板，進行第1緯的提花動作，如果錯誤，則進入錯誤中斷，重新輸出第1緯數據。如此過程傳完一個花型，然后重復。

在上述步驟2）中，存儲器中的數據在移入移位寄存器前，先經過驅動芯片進行信號放大。

在上述步驟3）中，在移位寄存器向電磁驅動板發送每一緯的數據前，該緯數據都需要經過下位機CPU檢驗，即當移位寄存器串行輸出第i緯數據時，?i-1緯的數據移位返回至下位機CPU，下位機CPU將返回的數據與原來存儲的數據比較，如果兩者一致，則將第i-1緯數據并行輸出給電磁驅動板，如果不一致，下位機CPU則重新輸出第i-1緯數據。