[發(fā)明專利]一種基于晶面選擇的雙多晶SOI BiCMOS集成器件及制備方法

有效

• 申請?zhí)枺?/td>: 201210244532.0
• 申請日: 2012-07-16
• 公開（公告）號: CN102820296A
• 公開（公告）日: 2012-12-12
• 發(fā)明（設(shè)計）人: 胡輝勇;張鶴鳴;周春宇;宣榮喜;宋建軍;呂懿;舒斌;郝躍
• 申請（專利權(quán)）人: 西安電子科技大學
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L21/8249
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種基于晶面選擇的雙多晶SOI?BiCMOS集成器件，其特征在于，NMOS器件為應(yīng)變Si平面溝道器件，PMOS器件為應(yīng)變SiGe平面溝道器件，雙極器件為雙多晶SOI?SiGe?HBT。

2.根據(jù)權(quán)利要求1所述的基于晶面選擇的雙多晶SOI?BiCMOS集成器件，其特征在于，NMOS器件的導電溝道是張應(yīng)變Si材料，NMOS器件的導電溝道為平面溝道。

3.根據(jù)權(quán)利要求1所述的基于晶面選擇的雙多晶SOI?BiCMOS集成器件，其特征在于，PMOS器件的導電溝道是壓應(yīng)變SiGe材料，PMOS器件的導電溝道為平面溝道。

4.根據(jù)權(quán)利要求1所述的基于晶面選擇的雙多晶SOI?BiCMOS集成器件，其特征在于，NMOS器件和PMOS器件的晶面不同，其中NMOS器件的晶面為（100），PMOS器件的晶面為（110）。

5.根據(jù)權(quán)利要求1所述的基于自對準工藝的三多晶SOI?SiGe?HBT集成器件，其特征在于，SiGe?HBT器件采用SOI襯底。

6.根據(jù)權(quán)利要求1所述的基于晶面選擇的雙多晶SOI?BiCMOS集成器件及電路，其特征在于，SiGe?HBT器件的發(fā)射極和基極采用多晶硅接觸。

7.根據(jù)權(quán)利要求1所述的應(yīng)變Si垂直溝道SOI?BiCMOS集成器件，SiGeHBT器件的基區(qū)為應(yīng)變SiGe材料。

8.一種基于晶面選擇的雙多晶SOI?BiCMOS集成器件的制備方法，包括如下步驟：

第一步、選取兩片Si片，一塊是N型摻雜濃度為1～5×10¹⁵cm^-3的Si（110）襯底片，作為上層基體材料，另一塊是P型摻雜濃度為1～5×10¹⁵cm^-3的Si（100）襯底片，作為下層基體材料；對兩片Si片表面進行氧化，氧化層厚度為0.5~1μm，采用化學機械拋光（CMP）工藝對兩個氧化層表面進行拋光；

第二步、對上層基體材料中注入氫，并將兩片Si片氧化層相對置于超高真空環(huán)境中在350～480℃的溫度下實現(xiàn)鍵合；將鍵合后的Si片溫度升高100～200℃，使上層基體材料在注入的氫處斷裂，對上層基體材料多余的部分進行剝離，保留100~200nm的Si材料，并在其斷裂表面進行化學機械拋光（CMP），形成SOI襯底；

第三步、利用化學汽相淀積（CVD）的方法，在600～750℃，在襯底上生長Si外延層，厚度為250～300nm，N型摻雜，摻雜濃度為1×10¹⁶～1×10¹⁷cm^-3，作為集電區(qū)；

第四步、利用化學汽相淀積（CVD）的方法，在600～800℃，在襯底表面淀積一層厚度為200~300nm的SiO₂層和一層厚度為100~200nm的SiN層；光刻基區(qū)，利用干法刻蝕，刻蝕出深度為200nm的基區(qū)區(qū)域，在襯底表面生長三層材料：第一層是SiGe層，Ge組分為15~25%，厚度為20~60nm，P型摻雜，摻雜濃度為5×10¹⁸~5×10¹⁹cm^-3，作為基區(qū)；第二層是未摻雜的本征Si層，厚度為10~20nm；第三層是未摻雜的本征Poly-Si層，厚度為200～300nm，作為基極和發(fā)射區(qū)；

第五步、利用化學汽相淀積（CVD）的方法，在600～800℃，在襯底表面淀積一層厚度為200~300nm的SiO₂層和一層厚度為100~200nm的SiN層；光刻器件間深槽隔離區(qū)域，在深槽隔離區(qū)域干法刻蝕出深度為5μm的深槽，利用化學汽相淀積（CVD）方法，在600～800℃，在深槽內(nèi)填充SiO₂；

第六步、用濕法刻蝕掉表面的SiO₂和SiN層，再利用化學汽相淀積（CVD）的方法，在600～800℃，在襯底表面淀積一層厚度為200~300nm的SiO₂層和一層厚度為100~200nm的SiN層；光刻集電區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為180~300nm的淺槽，利用化學汽相淀積（CVD）方法，在600～800℃，在淺槽內(nèi)填充SiO₂；

第七步、用濕法刻蝕掉表面的SiO₂和SiN層，再利用化學汽相淀積（CVD）的方法，在600～800℃，在襯底表面淀積一層厚度為200~300nm的SiO₂層和一層厚度為100~200nm的SiN層；光刻基區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為215~325nm的淺槽，利用化學汽相淀積（CVD）方法，在600～800℃，在淺槽內(nèi)填充SiO₂；

第八步、用濕法刻蝕掉表面的SiO₂和SiN層，利用化學汽相淀積（CVD）的方法，在600～800℃，在襯底表面淀積一層厚度為300~500nm的SiO₂層；光刻基極區(qū)域，對該區(qū)域進行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為1×10¹⁹～1×10²⁰cm^-3，形成基極接觸區(qū)域；

第九步、光刻發(fā)射區(qū)域，對該區(qū)域進行N型雜質(zhì)注入，使摻雜濃度為1×10¹⁷～5×10¹⁷cm^-3，形成發(fā)射區(qū)；

第十步、光刻集電極區(qū)域，并利用化學機械拋光（CMP）的方法，去除集電極區(qū)域的本征Si層和本征Poly-Si層，對該區(qū)域進行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為1×10¹⁹～1×10²⁰cm^-3，形成集電極接觸區(qū)域；并對襯底在950～1100℃溫度下，退火15～120s，進行雜質(zhì)激活，形成SiGe?HBT器件；

第十一步、利用化學汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積一層SiO₂，光刻NMOS器件有源區(qū)，利用干法刻蝕工藝，在NMOS器件有源區(qū)，刻蝕出深度為1.7～2.9μm的深槽，將中間的氧化層刻透；利用化學汽相淀積（CVD）方法，在600～750℃，在（100）晶面襯底的NMOS器件有源區(qū)上選擇性外延生長四層材料：第一層是厚度為200～400nm的P型Si緩沖層，摻雜濃度為1～5×10¹⁵cm^-3；第二層是厚度為1.3～2.1nm的P型SiGe漸變層，該層底部Ge組分是0％，頂部Ge組分是15～25%，摻雜濃度為1～5×10¹⁵cm^-3；第三層是Ge組分為15～25%，厚度為200～400nm的P型SiGe層，摻雜濃度為0.5～5×10¹⁷cm^-3；第四層是厚度為8～20nm的P型應(yīng)變Si層，摻雜濃度為0.5～5×10¹⁷cm^-3，作為NMOS器件的溝道；利用濕法腐蝕，刻蝕掉表面的層SiO₂；

第十二步、利用化學汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積一層SiO₂，光刻PMOS器件區(qū)域，利用化學汽相淀積（CVD）方法，在600～750℃，在PMOS器件有源區(qū)上選擇性外延生長兩層材料：第一層是厚度為8～20nm的N型SiGe應(yīng)變層，Ge組分是15～25%，摻雜濃度為0.5～5×10¹⁷cm^-3，作為PMOS器件的溝道；第二層是厚度為3～5nm的本征弛豫Si帽層，形成PMOS器件有源區(qū)；利用濕法腐蝕，刻蝕掉表面的層SiO₂；

第十三步、在300～400℃，在有源區(qū)上用原子層化學汽相淀積（ALCVD）的方法淀積HfO₂層，厚度為6～10nm，作為NMOS器件和PMOS器件的柵介質(zhì)，再利用化學汽相淀積（CVD）方法，在600～750℃，在柵介質(zhì)層上淀積一層厚度為100～500nm的本征Poly-SiGe作為柵電極，Ge組分為10～30%；光刻NMOS和PMOS器件柵介質(zhì)與柵多晶，形成柵極；

第十四步、光刻NMOS器件有源區(qū)，對NMOS器件有源區(qū)進行N型離子注入，形成摻雜濃度為1～5×10¹⁸cm^-3的N型輕摻雜源漏結(jié)構(gòu)（N-LDD）區(qū)域；光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行P型離子注入，形成摻雜濃度為1～5×10¹⁸cm^-3的P型輕摻雜源漏結(jié)構(gòu)（P-LDD）區(qū)域；

第十五步、利用化學汽相淀積（CVD）方法，在600～800℃，在整個襯底上淀積一厚度為3～5nm的SiO₂層，用干法刻蝕掉這層SiO₂，形成NMOS器件和PMOS器件柵極側(cè)墻；

第十六步、光刻NMOS器件有源區(qū)，在NMOS器件有源區(qū)進行N型離子注入，自對準生成NMOS器件的源區(qū)、漏區(qū)和柵極；光刻PMOS器件有源區(qū)，在PMOS器件有源區(qū)進行N型離子注入，自對準生成PMOS器件的源區(qū)、漏區(qū)和柵極；

第十七步、在整個襯底上用化學汽相淀積（CVD）方法，在600～800℃，淀積300～500nm厚的SiO₂層；光刻出引線窗口，在整個襯底上濺射一層金屬鈦（Ti），合金，自對準形成金屬硅化物，清洗表面多余的金屬，形成MOS器件和雙極器件電極金屬接觸；濺射金屬，光刻引線，構(gòu)成導電溝道為22～45nm的基于晶面選擇的雙多晶SOI?BiCMOS集成器件。