[發明專利]基于FPGA的外擴DDR2的讀寫方法及基于FPGA的外擴DDR2顆粒存儲器

有效

• 申請號: 201210244513.8
• 申請日: 2012-07-16
• 公開（公告）號: CN102789424A
• 公開（公告）日: 2012-11-21
• 發明（設計）人: 劉大同;彭宇;劉連勝;見其拓;劉川;龐業勇
• 申請（專利權）人: 哈爾濱工業大學
• 主分類號: G06F12/02
• 分類號: G06F12/02
• 代理公司: 哈爾濱市松花江專利商標事務所 23109
• 代理人: 張果瑞

技術領域

本發明涉及基于FPGA的外擴DDR2的讀寫方法及基于FPGA的外擴DDR2顆粒存儲器，屬于存儲介質領域。

背景技術

DDR2作為現在運用最為廣泛的存儲介質之一，其穩定性和整體性能都比其他存儲介質更具優勢，但是在高速數據采集、通信和數字信號處理等應用中，通過FPGA對DDR2顆粒存取的技術仍存在很多問題。

就目前存在的DDR2數據存儲技術進行歸納和總結，都存在一些問題，沒有形成統一的、標準的設計思路，雖各具特點，但不具備通用性。

發明內容

本發明目的是為了解決現有DDR2數據存儲技術不具有通用性的問題，提供了一種基于FPGA的外擴DDR2的讀寫方法及基于FPGA的外擴DDR2顆粒存儲器。

本發明所述基于FPGA的外擴DDR2的讀寫方法，該方法涉及的設備包括FPGA和DDR2，

FPGA中設置DDR2控制邏輯模塊，DDR2控制邏輯模塊控制DDR2的讀寫操作；

DDR2控制邏輯模塊包括WFIFO、RFIFO、DDR2控制器驅動模塊和DDR2控制器，

該方法包括寫步驟和讀步驟：

寫步驟包括以下步驟：

當WFIFO空閑時，外部邏輯向WFIFO寫入數據的步驟；

WFIFO完成寫操作后，發送標志位給外部邏輯的步驟；

當DDR2控制器空閑時，外部邏輯向DDR2控制器驅動模塊發送寫DDR2請求信號，同時發送通道信息、數據允許位、地址和地址有效位的步驟；

DDR2控制器驅動模塊將該寫DDR2請求信號傳遞給DDR2控制器的步驟；

當DDR2控制器驅動模塊接收到DDR2控制器返回的請求數據信號后，DDR2控制器驅動模塊讀取WFIFO中寫滿的數據，并將該數據通過DDR2控制器存儲在DDR2中的步驟；

讀步驟包括以下步驟：

當DDR2控制器空閑時，外部邏輯向DDR2控制器驅動模塊發送讀DDR2請求信號，同時發送地址、地址允許位和數據允許位的步驟；

DDR2控制器驅動模塊將該讀DDR2請求信號發送給DDR2控制器的步驟；

DDR2控制器從DDR2中將相應地址中數據取出，同時數據有效位標志置為有效的步驟；

將數據有效位標志作為RFIFO的寫請求信號，將DDR2中取出的數據寫入RFIFO中的步驟；

完成請求次數的讀操作后，外部邏輯向RFIFO發送讀請求，從RFIFO中將數據輸出的步驟。

基于FPGA的外擴DDR2顆粒存儲器，它包括FPGA和DDR2，

FPGA中設置DDR2控制邏輯模塊，DDR2控制邏輯模塊控制DDR2的讀寫操作；

DDR2控制邏輯模塊包括WFIFO、RFIFO、DDR2控制器驅動模塊和DDR2控制器，

WFIFO：用于空閑狀態下，允許外部邏輯寫入數據；完成寫操作狀態下，發送標志位給外部邏輯；寫滿的數據被DDR2控制器驅動模塊讀取的裝置；

RFIFO：用于DDR2控制器驅動模塊，用于接受外部邏輯的讀請求，將從DDR2中讀取的數據輸出的裝置；

DDR2控制器驅動模塊：用于接收外部邏輯發送的寫DDR2請求信號，將WFIFO中寫滿的數據通過DDR2控制器存儲在DDR2中的裝置；用于接收外部邏輯發送的讀DDR2請求信號，將DDR2中相應地址中的數據寫入RFIFO的裝置；

DDR2控制器：用于控制信號的譯碼、數據位寬和地址信號從單倍數據速率模式到雙倍數據速率模式的轉換、地址信號的譯碼、數據掩碼的生成和時鐘的生成的裝置。

本發明的優點：本發明對于高速數據采集、高速通訊和數字信號處理中產生的大批量的數據，通過FPGA的處理和轉換，存儲在大容量的DDR2存儲單元中，并在提出請求時讀出。存儲和讀取的控制信號由FPGA中的DDR2控制邏輯完成，當外部器件或FPGA中其他邏輯模塊(統稱外部邏輯)提出讀寫請求時，DDR2控制邏輯模塊將請求信號轉換為DDR2的控制信號，并且將讀寫數據和地址進行相應的轉換，與DDR2進行數據交換。

基于FPGA的DDR2顆粒存儲技術主要應體現以下功能：

1、高速存儲和讀取數據；

2、大容量的存儲介質；

3、接口操作簡單；

4、多通道存儲和讀取；

5、運行穩定。

其有益效果為：

1.實現對多種數據寬度的數據存儲和讀取；