[發(fā)明專利]一種應(yīng)變Si垂直溝道PMOS集成器件及制備方法

無效

• 申請(qǐng)?zhí)枺?/td>: 201210244400.8
• 申請(qǐng)日: 2012-07-16
• 公開（公告）號(hào): CN102810568A
• 公開（公告）日: 2012-12-05
• 發(fā)明（設(shè)計(jì)）人: 張鶴鳴;王海棟;胡輝勇;宋建軍;宣榮喜;王斌;周春宇;郝躍
• 申請(qǐng)（專利權(quán)）人: 西安電子科技大學(xué)
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L29/10;H01L21/336
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，尤其涉及一種應(yīng)變Si垂直溝道PMOS集成器件及制備方法。

背景技術(shù)

新技術(shù)革命又稱現(xiàn)代技術(shù)革命，也有人將它稱為繼蒸汽機(jī)、電力之后的第三次技術(shù)革命。以微電子技術(shù)、電子計(jì)算機(jī)、激光、光纖通信、衛(wèi)星通信和遙感技術(shù)為主要內(nèi)容的信息技術(shù)成為新技術(shù)革命的先導(dǎo)技術(shù)。新技術(shù)革命產(chǎn)生于本世紀(jì)40年代中期，它首先在西方發(fā)達(dá)資本主義國家興起，逐步向其他國家和地區(qū)輻射，直至席卷全球，它是伴隨著當(dāng)代科學(xué)技術(shù)的形成發(fā)展起來的，已擴(kuò)展到了科學(xué)技術(shù)的各個(gè)領(lǐng)域。

信息技術(shù)是科技革命的核心技術(shù)，而微電子技術(shù)是信息技術(shù)的基礎(chǔ)。科技發(fā)展的史實(shí)表明，1958年出現(xiàn)的集成電路是20世紀(jì)最具影響的發(fā)明之一。基于這項(xiàng)發(fā)明而誕生的微電子學(xué)已成為現(xiàn)有現(xiàn)代技術(shù)的基礎(chǔ)，加速改變著人類社會(huì)的知識(shí)化、信息化進(jìn)程，同時(shí)也改變了人類的思維方式。它不僅為人類提供了強(qiáng)有力的改造自然的工具，而且還開拓了一個(gè)廣闊的發(fā)展空間。

對(duì)半導(dǎo)體產(chǎn)業(yè)發(fā)展產(chǎn)生巨大影響的“摩爾定律”指出：集成電路芯片上的晶體管數(shù)目，約每18個(gè)月增加1倍，性能也提升1倍。40多年來，世界半導(dǎo)體產(chǎn)業(yè)始終按照這條定律不斷地向前發(fā)展。

隨著器件尺寸的減小，尤其是逐步進(jìn)入納米尺度以后，微電子技術(shù)的發(fā)展越來越逼近材料、技術(shù)、器件的極限，面臨著巨大的挑戰(zhàn)。當(dāng)器件特征尺寸縮小到65納米以后，從器件角度看，納米尺度器件中的短溝效應(yīng)、強(qiáng)場效應(yīng)、量子效應(yīng)、寄生參量的影響、工藝參數(shù)漲落等問題對(duì)器件泄漏電流、亞閾特性、開態(tài)/關(guān)態(tài)電流等性能的影響越來越突出，電路速度和功耗的矛盾也將更加嚴(yán)重。隨著集成度和工作頻率增加，功耗密度增大，導(dǎo)致芯片過熱，可引起電路失效。另一方面，進(jìn)入納米尺度后，互連電阻及互連電容不僅對(duì)電路速度的影響更為明顯，而且會(huì)對(duì)信號(hào)完整性產(chǎn)生影響，逐漸成為影響電路最終性能的重要因素。

特征尺寸的減小，需要新一代的工藝設(shè)備，因?yàn)槟壳吧袥]有能夠較好地解決在現(xiàn)有的設(shè)備上制造下一代芯片的技術(shù)，因此只能通過工藝設(shè)備的更新提高工藝技術(shù)水平。經(jīng)過多年的積累，目前全世界在微電子產(chǎn)業(yè)中的設(shè)備和技術(shù)投入超過萬億美元，如果只是通過設(shè)備的更新?lián)Q代獲得工藝技術(shù)的提升，將每18個(gè)月淘汰一代設(shè)備，這將造成巨大的資源和能源的浪費(fèi)，導(dǎo)致生產(chǎn)成本上升，因此，這種現(xiàn)狀嚴(yán)重制約了半導(dǎo)體行業(yè)的發(fā)展。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種用現(xiàn)有的微米級(jí)工藝制備應(yīng)變Si垂直溝道PMOS器件及集成電路的制備方法，以實(shí)現(xiàn)在不改變現(xiàn)有設(shè)備和增加成本的條件下，制備出導(dǎo)電溝道為22～45nm的應(yīng)變Si垂直溝道PMOS器件及集成電路。

本發(fā)明的目的在于提供一種應(yīng)變Si垂直溝道PMOS器件，所述器件導(dǎo)電溝道為回型，且溝道方向與襯底表面垂直。

本發(fā)明的另一目的在于提供一種應(yīng)變Si垂直溝道PMOS集成器件的制備方法，所述集成器件中的應(yīng)變Si垂直PMOS器件具有回型的導(dǎo)電溝道；所述制備方法包括如下步驟：

第一步、選取摻雜濃度為10¹⁵～10¹⁶cm^-3的N型Si襯底片；