[發(fā)明專利]一種SOI應(yīng)變SiGe BiCMOS集成器件及制備方法

有效

• 申請?zhí)枺?/td>: 201210244289.2
• 申請日: 2012-07-16
• 公開（公告）號: CN102723337A
• 公開（公告）日: 2012-10-10
• 發(fā)明（設(shè)計）人: 胡輝勇;宋建軍;李妤晨;張鶴鳴;宣榮喜;舒斌;戴顯英;郝躍
• 申請（專利權(quán)）人: 西安電子科技大學(xué)
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L21/84
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種SOI應(yīng)變SiGe?BiCMOS集成器件，其特征在于，所述應(yīng)變SOI應(yīng)變SiGe?BiCMOS集成器件采用SOI普通Si雙極晶體管，應(yīng)變SiGe平面溝道NMOS器件和應(yīng)變SiGe平面溝道PMOS器件。

2.根據(jù)權(quán)利要求1所述的SOI應(yīng)變SiGe?BiCMOS集成器件，其特征在于，NMOS器件導(dǎo)電溝道為應(yīng)變SiGe材料，沿溝道方向為張應(yīng)變。

3.根據(jù)權(quán)利要求1所述的SOI應(yīng)變SiGe?BiCMOS集成器件，其特征在于，在同一個Si襯底上雙極器件采用體Si材料制備。

4.根據(jù)權(quán)利要求1所述的SOI應(yīng)變SiGe?BiCMOS集成器件，其特征在于，PMOS器件采用量子阱結(jié)構(gòu)。

5.一種SOI應(yīng)變SiGe?BiCMOS集成器件的制備方法，其特征在于，包括如下步驟：

第一步、選取兩片N型摻雜的Si片，其中兩片摻雜濃度均為1~5×10¹⁵cm^-3，對兩片Si片表面進行氧化，氧化層厚度為0.5~1μm；將其中的一片作為上層的基體材料，并在該基體材料中注入氫，將另一片作為下層的基體材料；采用化學(xué)機械拋光（CMP）工藝對兩個氧化層表面進行拋光；

第二步、將兩片Si片氧化層相對置于超高真空環(huán)境中在350～480℃的溫度下實現(xiàn)鍵合；將鍵合后的Si片溫度升高100～200℃，使上層基體材料在注入的氫處斷裂，對上層基體材料多余的部分進行剝離，保留100~200nm的Si材料，并在其斷裂表面進行化學(xué)機械拋光（CMP），形成SOI襯底；

第三步、在SOI上外延生長一層摻雜濃度為1×10¹⁶～1×10¹⁷cm^-3的Si層，厚度為100～200μm，作為集電區(qū)；

第四步、利用化學(xué)汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積一層SiO₂，光刻隔離區(qū)，利用干法刻蝕工藝，在隔離區(qū)刻蝕出深度為1.5～2.5μm的深槽，利用化學(xué)汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積一層SiO₂和一層SiN，將深槽內(nèi)表面全部覆蓋，最后淀積SiO₂將深槽內(nèi)填滿，形成深槽隔離；

第五步、光刻集電區(qū)接觸區(qū)，對集電區(qū)進行N型雜質(zhì)的注入，并在800～950℃，退火30～90min激活雜質(zhì)，形成摻雜濃度為1×10¹⁹～1×10²⁰cm^-3的重摻雜集電極；

第六步、在襯底表面熱氧化一SiO₂層，光刻基區(qū)，對基區(qū)進行P型雜質(zhì)的注入，并在800～950℃，退火30～90min激活雜質(zhì)，形成摻雜濃度為1×10¹⁸～5×10¹⁸cm^-3的基區(qū)；

第七步、在襯底表面熱氧化一SiO₂層，光刻發(fā)射區(qū)，對襯底進行N型雜質(zhì)的注入，并在800～950℃，退火30～90min激活雜質(zhì)，形成摻雜濃度為5×10¹⁹～5×10²⁰cm^-3的重摻雜發(fā)射區(qū)，在襯底表面利用化學(xué)汽相淀積（CVD）的方法，在600～800℃，淀積一SiO₂層；

第八步、光刻MOS有源區(qū)，利用干法刻蝕工藝，在MOS有源區(qū)刻蝕出深度為100～140nm的淺槽，利用化學(xué)汽相淀積（CVD）方法，在600～750℃，在該淺槽中連續(xù)生長三層材料：第一層是厚度為80～120nm的N型Si緩沖層，該層摻雜濃度為5~5×10¹⁵cm^-3；第二層是厚度為10～15nm的N型SiGe外延層，該層Ge組分為15～30％，摻雜濃度為1～5×10¹⁶cm^-3；第三層是厚度為3~5nm的本征弛豫型Si帽層；

第九步、利用化學(xué)汽相淀積（CVD）方法，在600～800℃，在外延材料表面淀積一層厚度為300～500nm的SiO₂層；光刻PMOS器件有源區(qū)，對PMOS器件有源區(qū)進行N型離子注入，使其摻雜濃度達到1～5×10¹⁷cm^-3；光刻NMOS器件有源區(qū)，利用離子注入工藝對NMOS器件區(qū)域進行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為1～5×10¹⁷cm^-3；

第十步、利用濕法刻蝕，刻蝕掉表面的SiO₂層，利用化學(xué)汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積一層厚度為3～5nm的SiN層作為柵介質(zhì)和一層厚度為300～500nm的本征Poly-Si層，光刻Poly-Si柵和柵介質(zhì)，形成22～350nm長的偽柵；

第十一步、利用離子注入，分別對NMOS器件有源區(qū)和PMOS器件有源區(qū)進行N型和P型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)（N-LDD）和P型輕摻雜源漏結(jié)構(gòu)（P-LDD），摻雜濃度均為1～5×10¹⁸cm^-3；

第十二步、利用化學(xué)汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積一層厚度為5～15nm的SiO₂層，利用干法刻蝕工藝，刻蝕掉表面的SiO₂層，保留Poly-Si柵和柵介質(zhì)側(cè)面的SiO₂，形成側(cè)墻；

第十三步、光刻出PMOS器件有源區(qū)，利用離子注入技術(shù)自對準形成PMOS器件的源漏區(qū)；反刻出NMOS器件有源區(qū)，利用離子注入技術(shù)自對準形成NMOS器件的源漏區(qū)；將襯底在950～1100℃溫度下，退火15～120s，進行雜質(zhì)激活；

第十四步、用化學(xué)汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積一層SiO₂，厚度為300~500nm，利用化學(xué)機械拋光（CMP）技術(shù)，將SiO₂平坦化到柵極表面；

第十五步、利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對準壓印，在襯底表面生長一層厚度為2~5nm的氧化鑭（La₂O₃）；在襯底表面濺射一層金屬鎢（W），最后利用化學(xué)機械拋光（CMP）技術(shù)將柵極區(qū)域以外的金屬（W）及氧化鑭（La₂O₃）除去；

第十六步、利用化學(xué)汽相淀積（CVD）方法，在600～800℃，表面生長一層SiO₂層，并在柵、源和漏區(qū)上光刻引線孔；

第十七步、金屬化、光刻引線，構(gòu)成MOS器件導(dǎo)電溝道為22～350nm的SOI應(yīng)變SiGe?BiCMOS集成器件。