[發明專利]非易失性內存系統的初始化方法無效
| 申請號: | 201210244280.1 | 申請日: | 2012-07-13 |
| 公開(公告)號: | CN103489481A | 公開(公告)日: | 2014-01-01 |
| 發明(設計)人: | 詹立翔;廖國宏 | 申請(專利權)人: | 擎泰科技股份有限公司 |
| 主分類號: | G11C16/20 | 分類號: | G11C16/20 |
| 代理公司: | 北京泛誠知識產權代理有限公司 11298 | 代理人: | 陳波;文琦 |
| 地址: | 中國臺灣新竹*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 非易失性 內存 系統 初始化 方法 | ||
技術領域
本發明涉及一種非易失性內存系統,特別是涉及一種非易失性內存系統的初始化方法。
背景技術
閃存是非易失性固態內存裝置的一種,其能夠以電子方式進行抹除或再燒錄(reprogram)。閃存的記憶容量依摩爾定律(Moore’s?law)的預測呈指數倍率增加,因而每一年半推進一新世代。工藝技術的改進增進了內存的容量、速度及應用。
然而,閃存并無法達到百分之一百的無缺陷,因為其通常會具有一些缺陷(或壞)位。當閃存的壞位達到相當的數量時便需要拋棄,因而造成資源的浪費。
在傳統閃存產業,閃存制造商會在工廠將快閃識別符(flash?ID)加載到閃存,用以描述內存信息,例如制造者識別符(vendor?ID)、區塊或頁的大小、工藝或錯誤更正(ECC)能力。然而,由于前述閃存的缺陷位,很可能造成快閃識別符的損壞,使得后續用內存控制器進行閃存系統的初始化時,再也無法取得快閃識別符所描述的內存信息。
為了克服上述問題,亟需提出一種新穎的機制,用以事先寫入系統信息,使得后續系統初始化時得以讀出系統信息。
發明內容
鑒于上述,本發明實施例提供一種更具效能的非易失性內存系統的初始化方法,使得可以有效地使用非易失性內存(特別是有缺陷的非易失性內存),且能夠正確的選取系統數據。
根據本發明實施例,提供一非易失性內存,并根據一公式而寫入多份系統數據至非易失性內存。根據該公式及選擇的一數據存取模式,在非易失性內存中搜索系統數據。重組選擇的數據存取模式的至少一操作參數。檢查搜索的系統數據是否被成功讀取。當搜索的系統數據已從非易失性內存成功讀取,則使用該系統數據以設定非易失性內存的至少一操作參數。
其中,所述非易失性內存為單位元單元、二位單元或多位單元閃存。
其中,所述公式為多項式方程式。
其中,在所述非易失性內存系統的初始化方法中,所述非易失性內存根據所述公式所決定的內存區域的至少一部分,儲存所述多份系統數據。
其中,所述系統數據跨于所述非易失性內存的多區塊、多頁或多區段之間。
其中,當搜索所述非易失性內存的系統數據時,在一頁中進行部分區段搜索。
其中,當搜索所述非易失性內存的系統數據時,在一區塊中進行部分頁搜索。
其中,所述重組的步驟包含:
重組錯誤更正能力、電壓位準或輸出入驅動強度電流。
其中,在所述非易失性內存系統的初始化方法中,所述選擇的數據存取模式為單倍數據速率模式、雙倍數據速率模式或字符線模式。
其中,所述搜索系統數據的步驟包含:
根據所述公式,獲得所述非易失性內存的一列地址及至少一行地址。
其中,如果未找到所述系統數據且已到達所述至少一行地址,則獲得另一列地址。
其中,通過選擇一頁當中的一或獲得多區段所述行地址。
其中,如果一預設時間尚未到達,則增加所述列地址或所述行地址。
其中,如果到達所述預設時間的次數達到一預設量,則改變所述列地址。
附圖說明
圖1圖示出本發明實施例的非易失性內存系統的方塊圖。
圖2圖示出閃存的多個頁,用來存放系統數據(例如圖標陰影區域)。
圖3圖示出由公式所決定的內存區域(陰影區域),其中至少一部分可用以儲存多份系統數據。
圖4圖示出本發明實施例的初始化搜索系統數據的主流程圖。
圖5的流程圖示出圖4所執行的初始化操作的系統數據搜索驗證方法。
圖6圖示出在一頁中選擇一個或多個區段以獲得行地址(CA)。
圖7圖示出本實施例的限時機制的流程圖。
附圖標記說明
100:非易失性內存系統
11:閃存
12:內存控制器
41~46:步驟
51~59:步驟
71~75:步驟
具體實施方式
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于擎泰科技股份有限公司,未經擎泰科技股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210244280.1/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:電動門鎖控制器
- 下一篇:抗總劑量效應存儲單元電路





