[發明專利]閃存介質控制器中的元數據處理

無效

• 申請號: 201210244205.5
• 申請日: 2012-07-13
• 公開（公告）號: CN103034562A
• 公開（公告）日: 2013-04-10
• 發明（設計）人: 維奈·阿肖克·蘇曼納切;邁克爾·S·希肯;帕米拉·S·亨普斯特德;蒂莫西·W·斯瓦托什;杰克遜·L·埃利斯;馬丁·S·德爾
• 申請（專利權）人: LSI公司
• 主分類號: G06F11/14
• 分類號: G06F11/14;G06F12/02
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 余剛;吳孟秋

本申請要求于2011年7月14日提交的美國臨時申請第61/507,659號和2011年12月22日提交的美國實用申請第13/334,599號的優先權，其全部內容結合于此作為參考。

技術領域

本發明總體涉及閃存介質系統，特別地，涉及用于處理閃存介質控制器中的元數據的方法和/或裝置。

背景技術

閃存存儲器在海量存儲環境中是有吸引力的，因為閃存存儲器系統沒有硬盤相關的機械延遲。因此，閃存存儲器系統允許更高的性能和相對較低的成本、功率、發熱（heating）和空間使用率。然而，由于某些技術上的限制，閃存存儲器還沒有傳統地用于這些環境中。第一個技術問題是寫入速度，其可能與機械硬盤驅動器上的順序訪問的速度的十分之一一樣慢。寫入速度慢是由于在沒有較長的擦除周期之前數據不能被覆寫（overwrite）在NAND閃存器件上。因為擦除周期直接影響寫入性能，大部分閃存設計將寫入數據移動到新位置，并往后延遲擦除。在繁忙的系統中，直到處理器用盡空閑閃存頁并必須停止以創建新的閃存頁，才可以構建被延遲的擦除周期，這大大影響系統性能。第二個技術問題是，對單級單元（“SLC”）器件的各閃存頁100,000次擦除周期以及對多級單元（“MLC”）器件10,000次周期的具體限制。擦除周期的數量限制，引發了數據中心的具體問題，其中，不可預知的數據流可能導致特定的高度使用的存儲器分區受限于大量擦除。第三個問題是數據丟失。數據丟失可能因為影響閃存的各種因素而發生，包括讀取干擾或編程干擾，從而產生由鄰近受干擾單元的存儲單元的讀取或寫入所造成的數據位丟失。閃存存儲器單元的狀態也可能因為時間的推移而不可預知地改變。

在閃存技術中，閃存管理功能在固件中實施。閃存管理功能包括閃存緩沖管理、缺陷管理、損耗均衡。所有的管理功能利用一些閃存器件存儲器來存儲固件所用的臨時數據或其他信息。在閃存頁中存儲的固件所用的臨時數據和信息在本文通常被稱為元數據。

期望實現用于處理閃存介質控制器中的元數據的一種方法和/或裝置。

發明內容

本發明涉及一種閃存介質控制器中用于處理存儲在閃存存儲器頁中的元數據的方法。該方法一般包括：（ⅰ）在各上下文基礎（basis）上定義元數據，其中，上下文基于各頁來定義，（ii）當元數據的大小小于等于預定閾值時，將整個元數據存儲在上下文結構中，以及（iii）當元數據的大小大于預定閾值時，在上下文中定義元數據指針。

本發明的目的、功能和優點包括提供用于處理閃存介質控制器中的元數據的方法和/或裝置，其可以（i）在各上下文基礎上定義元數據信息，其中，上下文基于各頁來定義，（ii）當元數據的大小小于等于預定閾值時，將完整的元數據信息存儲在上下文結構中，（iii）當元數據的大小大于預定閾值時，在上下文中定義指向元數據的指針，（iv）分布帶有主機用戶數據的元數據，和/或（v）用錯誤校正編碼、完整性校驗和校正來保護元數據。

附圖說明

從下面的詳細說明書和所附權利要求書及附圖中，上述和其他目的、特征和優點將變得顯而易見，其中：

圖1是示出了在單芯片系統（SOC）環境中實現的閃存介質控制器的框圖；

圖2是示出了根據本發明實施方式的示例閃存介質控制器（FMC）結構的框圖；

圖3是示出了根據本發明實施方式的示例閃存通道控制器結構的框圖；

圖4是示出了圖3的上下文管理器模塊的示例子模塊的示圖；

圖5是示出了圖3的裸片管理模塊的示例子模塊的示圖；

圖6是示出了圖3的閃存操作管理器模塊的示例子模塊的示圖；

圖7是示出了圖3的數據流管理器模塊的示例子模塊的示圖；

圖8是示出了實現了圖3的上下文管理器模塊的示例子模塊的示圖；以及

圖9是示出了圖3的閃存操作管理器的示例實施的示圖；

圖10是示出了根據本發明實施方式的示例閃存介質上下文的布局的示圖；

圖11是示出了根據本發明實施方式的閃存頁中的示例分區部分的示圖；

圖12A和圖12B是示出了根據本發明實施方式的示例FMC閃存頁結構的示圖；以及

圖13是示出了說明根據本發明實施方式的處理的流程圖。

具體實施方式