[發(fā)明專利]一種SiGe基垂直溝道應變BiCMOS集成器件及制備方法

有效

• 申請?zhí)枺?/td>: 201210243767.8
• 申請日: 2012-07-16
• 公開（公告）號: CN102738156A
• 公開（公告）日: 2012-10-17
• 發(fā)明（設計）人: 宋建軍;張鶴鳴;王海棟;周春宇;胡輝勇;宣榮喜;戴顯英;郝躍
• 申請（專利權(quán)）人: 西安電子科技大學
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L21/8249
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種SiGe基垂直溝道應變BiCMOS集成器件，其特征在于，所述BiCMOS集成器件采應變SiGe垂直溝道NMOS器件、應變SiGe平面溝道PMOS器件和SiGe?HBT器件。

2.根據(jù)權(quán)利要求1所述的SiGe基垂直溝道應變BiCMOS集成器件，其特征在于，所述NMOS器件導電溝道為應變SiGe材料，沿溝道方向為張應變。

3.根據(jù)權(quán)利要求1所述的SiGe基垂直溝道應變BiCMOS集成器件，其特征在于，所述PMOS器件導電溝道為應變SiGe材料，沿溝道方向為壓應變。

4.根據(jù)權(quán)利要求1所述的SiGe基垂直溝道應變BiCMOS集成器件，其特征在于，所述NMOS器件導電溝道為回型，且溝道方向與襯底表面垂直。

5.根據(jù)權(quán)利要求1所述的SiGe基垂直溝道應變BiCMOS集成器件，其特征在于，SiGe?HBT器件的基區(qū)為應變SiGe材料。

6.根據(jù)權(quán)利要求1所述的SiGe基垂直溝道應變BiCMOS集成器件，其特征在于，SiGe?HBT器件為平面結(jié)構(gòu)。

7.一種SiGe基垂直溝道應變BiCMOS集成器件的制備方法，其特征在于，所述制備方法包括如下步驟：

第一步、選取摻雜濃度為5×10¹⁴～5×10¹⁵cm^-3的P型Si片作為襯底；

第二步、在襯底表面熱氧化一厚度為300～500nm的SiO₂層，光刻埋層區(qū)域，對埋層區(qū)域進行N型雜質(zhì)的注入，并在800～950℃，退火30～90min激活雜質(zhì)，形成N型重摻雜埋層區(qū)域；

第三步、去除表面多余的氧化層，外延生長一層厚度為2～3μm的N型Si外延層，作為集電區(qū)，該層摻雜濃度為1×10¹⁶～1×10¹⁷cm^-3；

第四步、利用化學汽相淀積（CVD）的方法，在600～750℃，在襯底上生長一層厚度為20~60nm的SiGe層，作為基區(qū)，該層Ge組分為15~25%，摻雜濃度為5×10¹⁸~5×10¹⁹cm^-3；

第五步、利用化學汽相淀積（CVD）的方法，在600～750℃，在襯底上生長一層厚度為100～200nm的N型Si層，作為發(fā)射區(qū)，該層摻雜濃度為1×10¹⁷～5×10¹⁷cm^-3；

第六步．在襯底表面熱氧化一層厚度為300～500nm的SiO₂層，光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為3~5μm的深槽；利用化學汽相淀積（CVD）的方法，在600～800℃，在深槽內(nèi)填充SiO₂，用化學機械拋光（CMP）方法，去除表面多余的氧化層，形成深槽隔離；

第七步、用濕法刻蝕掉表面的SiO₂和SiN層，利用化學汽相淀積（CVD）的方法，在600～800℃，在襯底表面淀積一層厚度為200~300nm的SiO₂層和一層厚度為100~200nm的SiN層；光刻集電區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為180~300nm的淺槽，利用化學汽相淀積（CVD）方法，在600～800℃，在淺槽內(nèi)填充SiO₂；

第八步、用濕法刻蝕掉表面的SiO₂和SiN層，利用化學汽相淀積（CVD）的方法，在600～800℃，在襯底表面淀積一層厚度為200~300nm的SiO₂層和一層厚度為100~200nm的SiN層；光刻基區(qū)淺槽隔離區(qū)域，在淺槽隔離區(qū)域干法刻蝕出深度為105~205nm的淺槽，利用化學汽相淀積（CVD）方法，在600～800℃，在淺槽內(nèi)填充SiO₂；

第九步、用濕法刻蝕掉表面的SiO₂和SiN層，利用化學汽相淀積（CVD）的方法，在600～800℃，在襯底表面淀積一層厚度為300~500nm的SiO₂層；光刻集電極區(qū)域，對該區(qū)域進行N型雜質(zhì)注入，使集電極接觸區(qū)摻雜濃度為1×10¹⁹～1×10²⁰cm^-3，形成集電極接觸區(qū)域；

第十步、光刻基極區(qū)域，對該區(qū)域進行P型雜質(zhì)注入，使基極接觸區(qū)摻雜濃度為1×10¹⁹～1×10²⁰cm^-3，形成基極接觸區(qū)域，并對襯底在950～1100℃溫度下，退火15～120s，進行雜質(zhì)激活，形成SiGe?HBT；在襯底表面利用化學汽相淀積（CVD）的方法，在600～800℃，淀積一SiO₂層；

第十一步、光刻NMOS器件有源區(qū)，利用干法刻蝕工藝，在NMOS器件有源區(qū)刻蝕出深度為0.7～1.4μm的淺槽，利用化學汽相淀積（CVD）的方法，在600～750℃，在淺槽中連續(xù)生長五層材料：第一層是厚度為0.5～1.0μm的N型Si外延層，摻雜濃度為5×10¹⁹～1×10²⁰cm^-3，作為NMOS器件漏區(qū)；第二層是厚度為3~5nm的N型應變SiGe層，摻雜濃度為1～5×10¹⁸cm^-3，Ge組分為10%，作為NMOS器件的第一N型輕摻雜源漏結(jié)構(gòu)（N-LDD）層；第三層是厚度為22～45nm的P型應變SiGe層，摻雜濃度為5×10¹⁶～5×10¹⁷cm^-3，Ge組分為梯度分布，下層為10%，上層為20～30%的梯度分布，作為NMOS溝道區(qū)；第四層是厚度為3~5nm的N型應變SiGe層，摻雜濃度為1～5×10¹⁸cm^-3，Ge組分為為20～30%，作為NMOS器件的第二N型輕摻雜源漏結(jié)構(gòu)（N-LDD）層；第五層是厚度為200～400nm的N型Si層，摻雜濃度為5×10¹⁹～1×10²⁰cm^-3，作為NMOS器件源區(qū)；

第十二步、利用化學汽相淀積（CVD）的方法，在600～780℃，在襯底表面淀積一層SiO₂，光刻PMOS器件有源區(qū)，利用干法刻蝕工藝，在PMOS器件有源區(qū)刻蝕出深度為0.73～1.45μm的深槽；利用化學汽相淀積（CVD）的方法，在600～750℃，在深槽中選擇性外延生長一層N型弛豫Si層，摻雜濃度為5×10¹⁶～5×10¹⁷cm^-3，厚度為0.72～1.42μm，再生長一N型應變SiGe層，摻雜濃度為5×10¹⁶～5×10¹⁷cm^-3，Ge組分為10～30%，厚度為10～20nm，最后生長一本征弛豫Si帽層，厚度為3～5nm，將溝槽填滿，形成PMOS器件有源區(qū)；利用濕法腐蝕，刻蝕掉表面的層SiO₂；

第十三步、利用化學汽相淀積（CVD）方法，在600～780℃，在襯底表面淀積一層SiO₂和一層SiN，形成阻擋層；光刻NMOS器件漏溝槽，利用干法刻蝕工藝，刻蝕出深度為0.4～0.6μm的漏溝槽；利用化學汽相淀積（CVD）方法，在600～780℃，在襯底表面淀積一層SiO₂，形成NMOS器件漏溝槽側(cè)壁隔離，干法刻蝕掉表面的SiO₂，保留漏溝槽側(cè)壁的SiO₂，利用化學汽相淀積（CVD）方法，在600～780℃，淀積摻雜濃度為1～5×10²⁰cm^-3的N型Ploy-Si，將溝槽填滿，化學機械拋光（CMP）方法去除襯底表面多余Ploy-Si，形成NMOS器件漏連接區(qū)；利用濕法腐蝕，刻蝕掉表面的層SiO₂和SiN；

第十四步、利用化學汽相淀積（CVD）方法，在600～780℃，在襯底表面淀積一層SiO₂和一層SiN，再次形成阻擋層；光刻NMOS器件柵窗口，利用干法刻蝕工藝，刻蝕出深度為0.4～0.6μm的柵溝槽；利用原子層化學汽相淀積（ALCVD）方法，在300～400℃，在襯底表面淀積一層厚度為5～8nm的HfO₂，形成NMOS器件柵介質(zhì)層，然后利用化學汽相淀積（CVD）方法，在600～780℃，在襯底表面淀積摻雜濃度為1～5×10²⁰cm^-3的N型Poly-Si，將NMOS器件柵溝槽填滿，再去除掉NMOS器件柵溝槽以外表面部分Poly-Si和HfO₂，形成NMOS器件柵、源區(qū)，最終形成NMOS器件；利用濕法腐蝕，刻蝕掉表面的層SiO₂和SiN；

第十五步、利用化學汽相淀積（CVD）方法，在600～780℃，在襯底表面淀積一層SiO₂，光刻PMOS器件有源區(qū)，利用化學汽相淀積（CVD）方法，在600～780℃，在襯底表面淀積一層厚度為10～15nm的SiO₂和一層厚度為200～300nm的Poly-Si，光刻Poly-Si和SiO₂，形成PMOS器件虛柵；對PMOS器件進行P型離子注入，形成摻雜濃度為1～5×10¹⁸cm^-3的P型輕摻雜源漏結(jié)構(gòu)（P-LDD）；

第十六步、利用化學汽相淀積（CVD）方法，在600～780℃，在襯底表面上淀積一層厚度為3～5nm的SiO₂，干法刻蝕掉襯底表面上的SiO₂，保留Ploy-Si側(cè)壁的SiO₂，形成PMOS器件柵電極側(cè)墻；再對PMOS器件有源區(qū)進行P型離子注入，自對準生成PMOS器件的源區(qū)和漏區(qū)，使源漏區(qū)摻雜濃度達到5×10¹⁹～1×10²⁰cm^-3；

第十七步、利用化學汽相淀積（CVD）方法，在600～780℃，在襯底表面淀積SiO₂層，用化學機械拋光（CMP）方法平整表面，再用干法刻蝕工藝刻蝕表面SiO₂至虛柵上表面，露出虛柵；濕法刻蝕虛柵，在柵電極處形成一個凹槽；利用化學汽相淀積（CVD）方法，在600～780℃，在襯底表面淀積一層SiON，厚度為1.5~5nm；用物理氣相沉積（PVD）淀積W-TiN復合柵，用化學機械拋光（CMP）去掉表面金屬，以W-TiN復合柵作為化學機械拋光（CMP）的終止層，從而形成柵極，最終形成PMOS器件；

第十八步、利用化學汽相淀積（CVD）方法，在600～780℃，在襯底表面淀積SiO₂層，光刻引線孔，金屬化，濺射金屬，光刻引線，構(gòu)成導電溝道為22~45nm的SiGe基垂直溝道應變BiCMOS集成器件。