[發明專利]一種混合晶面雙多晶BiCMOS集成器件及制備方法

有效

• 申請號: 201210243654.8
• 申請日: 2012-07-16
• 公開（公告）號: CN102738155A
• 公開（公告）日: 2012-10-17
• 發明（設計）人: 張鶴鳴;呂懿;周春宇;宣榮喜;胡輝勇;舒斌;宋建軍;郝躍
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L21/8249
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種混合晶面雙多晶BiCMOS集成器件，其特征在于，NMOS器件為應變Si平面溝道，PMOS器件為應變SiGe平面溝道，雙極器件為SiGe?HBT器件。

2.根據權利要求1所述的混合晶面雙多晶BiCMOS集成器件，其特征在于，所述NMOS器件的導電溝道是張應變Si材料，其導電溝道為平面溝道。

3.根據權利要求1所述的混合晶面雙多晶BiCMOS集成器件，其特征在于，所述PMOS器件的導電溝道是壓應變SiGe材料，其導電溝道為平面溝道。

4.根據權利要求1所述的混合晶面雙多晶BiCMOS集成器件，其特征在于，所述PMOS器件采用量子阱結構。

5.根據權利要求1所述的混合晶面雙多晶BiCMOS集成器件，其特征在于，所述SiGe?HBT器件的發射極和基極采用多晶硅接觸。

6.根據權利要求1所述的混合晶面雙多晶BiCMOS集成器件，其特征在于，其制備過程采用自對準工藝，并為全平面結構。

7.一種基于自對準工藝的混合晶面雙多晶BiCMOS集成器件的制備方法，其特征在于，包括如下步驟：

第一步、選取兩片Si片，一塊是N型摻雜濃度為1～5×10¹⁵cm^-3的Si（110）襯底片，作為上層的基體材料，另一塊是P型摻雜濃度為1～5×10¹⁵cm^-3的Si（100）襯底片，作為下層的基體材料；對兩片Si片表面進行氧化，氧化層厚度為0.5~1μm，采用化學機械拋光（CMP）工藝對兩個氧化層表面進行拋光；

第二步、對上層基體材料中注入氫，并將兩片Si片氧化層相對置于超高真空環境中在350～480℃的溫度下實現鍵合；將鍵合后的Si片溫度升高100～200℃，使上層基體材料在注入的氫處斷裂，對上層基體材料多余的部分進行剝離，保留100~200nm的Si材料，并在其斷裂表面進行化學機械拋光（CMP），形成SOI襯底；

第三步、利用化學汽相淀積（CVD）的方法，在600～800℃，在外延Si層表面生長一層厚度為300~500nm的SiO₂層，光刻深槽隔離，在深槽隔離區域干法刻蝕出深度為4～5μm的深槽，再利用化學汽相淀積（CVD）方法，在600～800℃，在深槽內填充SiO₂；最后，用化學機械拋光（CMP）方法，去除表面多余的氧化層，形成深槽隔離；

第四步、光刻HBT器件有源區，利用干法刻蝕工藝，在HBT器件有源區，刻蝕出深度為2～3μm的深槽，將中間的氧化層刻透；在HBT器件有源區外延生長一層摻雜濃度為1×10¹⁶～1×10¹⁷cm^-3的Si層，厚度為2～3μm，作為集電區；

第五步、利用化學汽相淀積（CVD）的方法，在600～800℃，在外延Si層表面淀積一層厚度為500~700nm的SiO₂層，光刻集電極接觸區窗口，對襯底進行磷注入，使集電極接觸區摻雜濃度為1×10¹⁹～1×10²⁰cm^-3，形成集電極接觸區域，再將襯底在950～1100℃溫度下，退火15～120s，進行雜質激活；

第六步、刻蝕掉襯底表面的氧化層，利用化學汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積二層材料：第一層為SiO₂層，厚度為20~40nm；第二層為P型Poly-Si層，厚度為200~400nm，摻雜濃度為1×10²⁰～1×10²¹cm^-3；

第七步、光刻Poly-Si，形成外基區，利用化學汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積SiO₂層，厚度為200~400nm，利用化學機械拋光（CMP）的方法去除Poly-Si表面的SiO₂；

第八步、利用化學汽相淀積（CVD）方法，在600～800℃，淀積一SiN層，厚度為50~100nm，光刻發射區窗口，刻蝕掉發射區窗口內的SiN層和Poly-Si層；再利用化學汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積一SiN層，厚度為10~20nm，干法刻蝕掉發射窗SiN，形成側墻；

第九步、利用濕法刻蝕，對窗口內SiO₂層進行過腐蝕，形成基區區域，利用化學汽相淀積（CVD）方法，在600～750℃，在基區區域選擇性生長SiGe基區，Ge組分為15~25％，摻雜濃度為5×10¹⁸~5×10¹⁹cm^-3，厚度為20~60nm；

第十步、利用化學汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積Poly-Si，厚度為200~400nm，再對襯底進行磷注入，并利用化學機械拋光（CMP）去除發射極接觸孔區域以外表面的Poly-Si，形成發射極；

第十一步、利用化學汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積SiO₂層，在950～1100℃溫度下，退火15～120s，進行雜質激活；

第十二步、利用化學汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積一層SiO₂，光刻NMOS器件有源區，利用干法刻蝕工藝，在NMOS器件有源區，刻蝕出深度為1.5～2.5μm的深槽，將中間的氧化層刻透；利用化學汽相淀積（CVD）方法，在600～750℃，在（100）晶面襯底的NMOS器件有源區上選擇性外延生長四層材料：第一層是厚度為200～400nm的P型Si緩沖層，摻雜濃度為1～5×10¹⁵cm^-3；第二層是厚度為1.3～2.1nm的P型SiGe漸變層，該層底部Ge組分是0％，頂部Ge組分是15～25％，摻雜濃度為1～5×10¹⁵cm^-3；第三層是Ge組分為15～25％，厚度為200～400nm的P型SiGe層，摻雜濃度為0.5～5×10¹⁷cm^-3；第四層是厚度為8～20nm的P型應變Si層，摻雜濃度為0.5～5×10¹⁷cm^-3，作為NMOS器件的溝道；利用濕法腐蝕，刻蝕掉表面的層SiO₂；

第十三步、利用化學汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積一層SiO₂，光刻PMOS器件區域，利用化學汽相淀積（CVD）方法，在600～750℃，在PMOS器件有源區上選擇性外延生長三層材料：第一層是厚度為200～400nm的N型Si緩沖層，摻雜濃度為0.5～5×10¹⁷cm^-3，第二層是厚度為8～20nm的N型SiGe應變層，Ge組分是15～25%，摻雜濃度為0.5～5×10¹⁷cm^-3，作為PMOS器件的溝道；第三層是厚度為3～5nm的本征弛豫Si帽層，形成PMOS器件有源區；利用濕法腐蝕，刻蝕掉表面的層SiO₂；

第十四步、光刻場氧區，利用干法刻蝕工藝，在場氧區刻蝕出深度為0.3～0.5μm的淺槽；再利用化學汽相淀積（CVD）方法，在600～800℃，在淺槽內填充SiO₂；最后，用化學機械拋光（CMP）方法，除去多余的氧化層，形成淺槽隔離；

第十五步、在300～400℃，在有源區上用原子層化學汽相淀積（ALCVD）的方法淀積HfO₂層，厚度為6～10nm，作為NMOS器件和PMOS器件的柵介質，再利用化學汽相淀積（CVD）方法，在600～750℃，在柵介質層上淀積一層厚度為100～500nm的本征Poly-SiGe作為柵電極，Ge組分為10～30%；光刻NMOS和PMOS器件柵介質與柵多晶，形成柵極；

第十六步、光刻NMOS器件有源區，對NMOS器件有源區進行N型離子注入，形成摻雜濃度為1～5×10¹⁸cm^-3的N型輕摻雜源漏結構（N-LDD）區域；光刻PMOS器件有源區，對PMOS器件有源區進行P型離子注入，形成摻雜濃度為1～5×10¹⁸cm^-3的P型輕摻雜源漏結構（P-LDD）區域；

第十七步、利用化學汽相淀積（CVD）方法，在600～800℃，在整個襯底上淀積一厚度為3～5nm的SiO₂層，用干法刻蝕掉這層SiO₂，形成NMOS器件和PMOS器件柵極側墻；

第十八步、光刻NMOS器件有源區，在NMOS器件有源區進行N型離子注入，自對準生成NMOS器件的源區、漏區和柵極；光刻PMOS器件有源區，在PMOS器件有源區進行N型離子注入，自對準生成PMOS器件的源區、漏區和柵極；

第十九步、在整個襯底上用化學汽相淀積（CVD）方法，在600～800℃，淀積300～500nm厚的SiO₂層；光刻出引線窗口，在整個襯底上濺射一層金屬鈦（Ti），合金，自對準形成金屬硅化物，清洗表面多余的金屬，形成NMOS器件、PMOS器件和HBT電極金屬接觸；濺射金屬，光刻引線，構成導電溝道為22～45nm的混合晶面、雙多晶BiCMOS集成器件。