[發明專利]一種應變SiGe回型溝道BiCMOS集成器件及制備方法

有效

• 申請號: 201210243598.8
• 申請日: 2012-07-16
• 公開（公告）號: CN102751280A
• 公開（公告）日: 2012-10-24
• 發明（設計）人: 胡輝勇;宋建軍;宣榮喜;舒斌;張鶴鳴;李妤晨;呂懿;郝躍
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L21/8249
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種應變SiGe回型溝道BiCMOS集成器件，其特征在于，所述應變SiGe回型溝道Si基BiCMOS集成器件采用SOI三多晶SiGe?HBT器件，應變SiGe垂直溝道NMOS器件和應變SiGe平面溝道PMOS器件。

2.根據權利要求1所述的應變SiGe回型溝道BiCMOS集成器件，其特征在于，NMOS器件導電溝道為應變SiGe材料，沿溝道方向為張應變。

3.根據權利要求1所述的應變SiGe回型溝道BiCMOS集成器件，其特征在于，PMOS器件導電溝道為應變SiGe材料，沿溝道方向為壓應變。

4.根據權利要求1所述的應變SiGe回型溝道BiCMOS集成器件，其特征在于，所述SiGe?HBT器件的發射極、基極和集電極都采用多晶硅接觸。

5.根據權利要求1所述的應變SiGe回型溝道BiCMOS集成器件，其特征在于，所述應變SiGe回型溝道Si基BiCMOS集成器件為全平面結構。

6.根據權利要求1所述的應變SiGe回型溝道BiCMOS集成器件，其特征在于，NMOS器件導電溝道為回型，且溝道方向與襯底表面垂直。

7.一種應變SiGe回型溝道BiCMOS集成器件的制備方法，其特征在于，包括如下步驟：

第一步、選取氧化層厚度為150~400nm，上層Si厚度為100～150nm，N型摻雜濃度為1×10¹⁶～1×10¹⁷cm^-3的SOI襯底片；

第二步、利用化學汽相淀積（CVD）的方法，在600～750℃，在襯底上生長一層厚度為50～100nm的N型Si外延層，作為集電區，該層摻雜濃度為1×10¹⁶～1×10¹⁷cm^-3；

第三步、利用化學汽相淀積（CVD）的方法，在600～800℃，在外延Si層表面生長一層厚度為300~500nm的SiO₂層，光刻深槽隔離，在深槽隔離區域干法刻蝕出深度為2.5~3.5μm的深槽，再利用化學汽相淀積（CVD）方法，在600～800℃，在深槽內填充SiO₂；最后，用化學機械拋光（CMP）方法，去除表面多余的氧化層，形成深槽隔離；

第四步、利用化學汽相淀積（CVD）的方法，在600～800℃，在外延Si層表面淀積一層厚度為200~300nm的SiO₂層，光刻集電極接觸區窗口，對襯底進行磷注入，使集電極接觸區摻雜濃度為1×10¹⁹～1×10²⁰cm^-3，形成集電極接觸區域，再將襯底在950～1100℃溫度下，退火15～120s，進行雜質激活；

第五步、刻蝕掉襯底表面的氧化層，利用化學汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積二層材料：第一層為SiO₂層，厚度為20~40nm；第二層為P型Poly-Si層，厚度為200~400nm，摻雜濃度為1×10²⁰～1×10²¹cm^-3；

第六步、光刻Poly-Si，形成外基區，利用化學汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積SiO₂層，厚度為200~400nm，利用化學機械拋光（CMP）的方法去除Poly-Si表面的SiO₂；

第七步、利用化學汽相淀積（CVD）方法，在600～800℃，淀積一層SiN層，厚度為50~100nm，光刻發射區窗口，刻蝕掉發射區窗口內的SiN層和Poly-Si層；再利用化學汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積一層SiN層，厚度為10~20nm，干法刻蝕掉發射窗SiN，形成側墻；

第八步、利用濕法刻蝕，對窗口內SiO₂層進行過腐蝕，形成基區區域，利用化學汽相淀積（CVD）方法，在600～750℃，在基區區域選擇性生長SiGe基區，Ge組分為15~25％，摻雜濃度為5×10¹⁸~5×10¹⁹cm^-3，厚度為20~60nm；

第九步、光刻集電極窗口，利用化學汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積Poly-Si，厚度為200~400nm，再對襯底進行磷注入，并利用化學機械拋光（CMP）去除發射極和集電極區域以外表面的Poly-Si，形成發射極和集電極；

第十步、利用化學汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積SiO₂層，光刻集電極，并對該接觸孔進行磷注入，以提高集電極的Poly-Si的摻雜濃度，使其達到1×10¹⁹~1×10²⁰cm^-3，最后去除表面的SiO₂層；

第十一步、利用化學汽相淀積（CVD）方法，在600～800℃，在襯底表面淀積SiO₂層，在950～1100℃溫度下，退火15～120s，進行雜質激活；

第十二步、光刻NMOS器件有源區，利用干法刻蝕工藝，在NMOS器件有源區刻蝕出深度為1.5～2.0μm的深槽，利用化學汽相淀積（CVD）的方法，在600～750℃，在深槽中連續生長五層材料：第一層是厚度為1.3～1.6μm的N型Si外延層，摻雜濃度為5×10¹⁹～1×10²⁰cm^-3，作為NMOS器件漏區；第二層是厚度為3~5nm的N型應變SiGe層，摻雜濃度為1～5×10¹⁸cm^-3，Ge組分為10%，作為NMOS器件的第一N型輕摻雜源漏結構（N-LDD）層；第三層是厚度為22～45nm的P型應變SiGe層，摻雜濃度為5×10¹⁶～5×10¹⁷cm^-3，Ge組分為梯度分布，下層為10%，上層為20～30%的梯度分布，作為NMOS器件溝道區；第四層是厚度為3~5nm的N型應變SiGe層，摻雜濃度為1～5×10¹⁸cm^-3，Ge組分為為20～30%，作為NMOS器件的第二N型輕摻雜源漏結構（N-LDD）層；第五層是厚度為200～400nm的N型Si層，摻雜濃度為5×10¹⁹～1×10²⁰cm^-3，作為NMOS器件源區；

第十三步、利用化學汽相淀積（CVD）的方法，在600～780℃，在襯底表面淀積一層SiO₂，光刻PMOS器件有源區，利用化學汽相淀積（CVD）的方法，在600～750℃，在深槽中選擇性外延生長一層N型弛豫Si層，摻雜濃度為5×10¹⁶～5×10¹⁷cm^-3，厚度為30～50μm，再生長一N型應變SiGe層，摻雜濃度為5×10¹⁶～5×10¹⁷cm^-3，Ge組分為10～30%，厚度為10～20nm，最后生長一本征弛豫Si帽層，厚度為3～5nm，將溝槽填滿，形成PMOS器件有源區；利用濕法腐蝕，刻蝕掉表面的層SiO₂；

第十四步、利用化學汽相淀積（CVD）的方法，在600～800℃，在外延Si層表面生長一層厚度為200~300nm的SiO₂層，光刻淺槽隔離，在淺槽隔離區域干法刻蝕出深度為300~500nm的淺槽，再利用化學汽相淀積（CVD）方法，在600～800℃，在淺槽內填充SiO₂；最后，用化學機械拋光（CMP）方法，去除表面多余的氧化層，形成淺槽隔離；

第十五步、利用化學汽相淀積（CVD）方法，在600～780℃，在襯底表面淀積一層SiO₂和一層SiN，形成阻擋層；光刻NMOS器件漏溝槽，利用干法刻蝕工藝，刻蝕出深度為0.4～0.6μm的漏溝槽；利用化學汽相淀積（CVD）方法，在600～780℃，在襯底表面淀積一層SiO₂，形成NMOS器件漏溝槽側壁隔離，干法刻蝕掉表面的SiO₂，保留漏溝槽側壁的SiO₂，利用化學汽相淀積（CVD）方法，在600～780℃，淀積摻雜濃度為1～5×10²⁰cm^-3的N型Ploy-Si，將溝槽填滿，化學機械拋光（CMP）方法去除襯底表面多余Ploy-Si，形成NMOS器件漏連接區；利用濕法腐蝕，刻蝕掉表面的層SiO₂和SiN；

第十六步、利用化學汽相淀積（CVD）方法，在600～780℃，在襯底表面淀積一層SiO₂和一層SiN，再次形成阻擋層；光刻NMOS器件柵窗口，利用干法刻蝕工藝，刻蝕出深度為0.4～0.6μm的柵溝槽；利用原子層化學汽相淀積（ALCVD）方法，在300～400℃，在襯底表面淀積一層厚度為5～8nm的HfO₂，形成NMOS器件柵介質層，然后利用化學汽相淀積（CVD）方法，在600～780℃，在襯底表面淀積摻雜濃度為1～5×10²⁰cm^-3的N型Poly-Si，將NMOS器件柵溝槽填滿，再去除掉NMOS器件柵溝槽以外表面部分Poly-Si和HfO₂，形成NMOS器件柵、源區，最終形成NMOS器件；利用濕法腐蝕，刻蝕掉表面的層SiO₂和SiN；

第十七步、利用化學汽相淀積（CVD）方法，在600～780℃，在襯底表面淀積一層SiO₂，光刻PMOS器件有源區，利用化學汽相淀積（CVD）方法，在600～780℃，在襯底表面淀積一層厚度為10～15nm的SiO₂和一層厚度為200～300nm的Poly-Si，光刻Poly-Si和SiO₂，形成PMOS器件虛柵；對PMOS器件進行P型離子注入，形成摻雜濃度為1～5×10¹⁸cm^-3的P型輕摻雜源漏結構（P-LDD）；

第十八步、利用化學汽相淀積（CVD）方法，在600～780℃，在襯底表面上淀積一層厚度為3～5nm的SiO₂，干法刻蝕掉襯底表面上的SiO₂，保留Ploy-Si側壁的SiO₂，形成PMOS器件柵電極側墻；再對PMOS器件有源區進行P型離子注入，自對準生成PMOS器件的源區和漏區，使源漏區摻雜濃度達到5×10¹⁹～1×10²⁰cm^-3；

第十九步、利用化學汽相淀積（CVD）方法，在600～780℃，在襯底表面淀積SiO₂層，用化學機械拋光（CMP）方法平整表面，再用干法刻蝕工藝刻蝕表面SiO₂至虛柵上表面，露出虛柵；濕法刻蝕虛柵，在柵電極處形成一個凹槽；利用化學汽相淀積（CVD）方法，在600～780℃，在襯底表面淀積一層SiON，厚度為1.5~5nm；用物理氣相沉積（PVD）淀積W-TiN復合柵，用化學機械拋光（CMP）去掉表面金屬，以W-TiN復合柵作為化學機械拋光（CMP）的終止層，從而形成柵極，最終形成PMOS器件；

第二十步、利用化學汽相淀積（CVD）方法，在600～780℃，在襯底表面淀積SiO₂層，光刻引線孔，金屬化，濺射金屬，光刻引線，構成MOS器件導電溝道為22~45nm的應變SiGe回型溝道BiCMOS集成器件。