[發明專利]深度耗盡溝道場效應晶體管及其制備方法

有效

• 申請號: 201210243573.8
• 申請日: 2012-07-13
• 公開（公告）號: CN103545210A
• 公開（公告）日: 2014-01-29
• 發明（設計）人: 劉金華
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/10
• 代理公司: 北京德琦知識產權代理有限公司 11018
• 代理人: 牛崢;王麗琴

技術領域

本發明涉及半導體制造技術，特別涉及一種深度耗盡溝道場效應晶體管及其制備方法。

背景技術

一直以來，FET（Field?Effect?Transistor，場效應晶體管）都是用于制造專用集成電路芯片、SRAM（Static?Random?Access?Memory，靜態隨機存儲器）等產品的主要半導體器件。隨著半導體器件的日趨小型化，FET短溝道效應愈發嚴重，而短溝道效應將引起FET的閾值電壓（Vt）的增加，進而增加器件的功耗；另外，受短溝道效應的影響，任何輕微的摻雜雜質差異都會引起FET的閾值電壓出現變異（variation），進而降低基于FET技術的SRAM的靜態噪聲容限（Static?Noise?Margin，SNM）。

為了解決上述問題，現有技術中已經提出了用于降低器件功耗、解決FET閾值電壓變異的DDC（Deeply?Depleted?Channel，深度耗盡溝道）晶體管技術（如Advanced?channel?Engineering?Achieving?Aggressive?Reduction?of?VT?Variation?for?Ultra-Low-Power?Applications”，K.Fujita，Y.Torii，M.Hori，Fujitsu?Semiconductor?Ltd，IEDM2011），其可在柵極施加電壓后形成DDC，以實現持續的CMOS尺寸的縮小。

典型的DDC場效應晶體管結構如圖1所示，包括半導體襯底10，設置于襯底10上的柵極結構60，設置于半導體襯底10中的源/漏區70；其中，襯底10中包括了由襯底10內部向表面方向依次形成的擊穿阻止區20、屏蔽區30和Vt設定區40；其中擊穿阻止區20用于防止襯底10到溝道的擊穿（sub-channel?punch-through）；屏蔽區30用于屏蔽電荷和設定耗盡層深度；Vt設定區40用于設定晶體管閾值電壓Vt而不影響載流子遷移率，也可改善傳統晶體管的Vt分布，從而降低Vt，并提高載流子遷移率以增加有效電流。另外，襯底10還包括一層通過外延生長的未摻雜或輕度摻雜區50，用于除去溝道中的雜質以形成深度耗盡溝道，以減小隨機雜質波動（random?doping?fluctuation），避免Vt出現變異；柵極結構60中包括了在未摻雜或輕度摻雜區50之上依次形成的柵介質層和多晶硅柵極，以及形成于柵介質層和多晶硅柵極兩側側墻；源/漏區70形成于柵極結構60兩側的襯底10中，并且源/漏區70的部分區域位于側墻底部的襯底中。

隨著集成電路技術的發展，期望更高性能的器件以及節省生產成本，因此如何改進現有DDC場效應晶體管結構進一步提高性能并簡化生產工藝成為了亟待解決的問題。

發明內容

有鑒于此，本發明提供一種深度耗盡溝道場效應晶體管及其制備方法，以進一步提高DDC場效應晶體管的性能。

本申請的技術方案是這樣實現的：

一種深度耗盡溝道場效應晶體管的制備方法，包括：

提供襯底，并對所述襯底進行離子注入以形成Vt設定區；

在所述Vt設定區上沉積犧牲層，并對所述犧牲層進行刻蝕以形成溝槽，所述溝槽的槽底位于Vt設定區的表面；

在所述溝槽的側壁形成偏移側墻；

對所述溝槽槽底的Vt設定區進行部分刻蝕，以使經過部分刻蝕之后的溝槽下部和槽底處于所述Vt設定區中；

對處于所述Vt設定區中的溝槽下部和槽底進行外延生長，以形成位于所述Vt設定區中的凹形非摻雜區；

在所述非摻雜區表面形成柵介質層，并在整個溝槽中沉積柵材料層并將所述溝槽填滿以形成柵極；

去除位于所述柵極兩側的犧牲層；

對位于所述柵極兩側的襯底進行第一次離子注入，以形成輕摻雜漏區，所述輕摻雜漏區位于所述柵極兩側的襯底中，且與所述非摻雜區的頂部外側相接；

在所述柵極兩側的偏移側墻外側形成主側墻；

對位于所述柵極兩側的襯底進行第二次離子注入，以形成位于所述柵極兩側襯底中的源/漏區。

進一步，在形成輕摻雜漏區之后，形成主側墻之前，還包括：

對柵極兩側的襯底進行袋狀注入，以形成位于所述輕摻雜漏區與非摻雜區相接處下側，并位于輕摻雜漏區和非摻雜區之間的袋狀注入區。

進一步，在所述溝槽的側壁形成偏移側墻包括：

在包括溝槽的整個器件表面沉積偏移側墻材料層；

采用干法蝕刻方法，去除位于犧牲層表面和位于Vt設定區表面的偏移側墻材料層。