[發(fā)明專利]一種基于交換芯片的12路SRIO數(shù)據(jù)總線拓撲結(jié)構(gòu)設(shè)計方法

無效

• 申請?zhí)枺?/td>: 201210243088.0
• 申請日: 2012-07-10
• 公開（公告）號: CN102724095A
• 公開（公告）日: 2012-10-10
• 發(fā)明（設(shè)計）人: 李云飛;翟剛毅
• 申請（專利權(quán)）人: 中國船舶重工集團公司第七二四研究所
• 主分類號: H04L12/40
• 分類號: H04L12/40;H04L12/56
• 代理公司: 暫無信息
• 代理人: 暫無信息

一?技術(shù)領(lǐng)域

本發(fā)明涉及一種采用8路4×全交換的RapidIO交換芯片實現(xiàn)12路4×全交換的拓撲結(jié)構(gòu)設(shè)計方法。為了保證12槽位的VPX架構(gòu)中任意節(jié)點間都可以通過此交換拓撲實現(xiàn)最高10Gb/s有效帶寬的數(shù)據(jù)交換，設(shè)計出了一種滿足12路4×全交換拓撲結(jié)構(gòu)。該方法可以用在其他類似需要進行大數(shù)據(jù)量交換的系統(tǒng)中。該方法屬于數(shù)字通信領(lǐng)域。

二?背景技術(shù)

高速串行傳輸技術(shù)的發(fā)展趨勢是由共享的并行總線技術(shù)向內(nèi)嵌時鐘的高速串行總線技術(shù)發(fā)展。并行總線傳輸速度目前已到百兆，在工程實現(xiàn)上已很難有所突破，并行總線的發(fā)展空間已相當有限。基于編碼技術(shù)(如8B/10B)的高速串行互連，完全打破了并行總線的束縛，目前單向有效帶寬已突破10Gb/s，可以大幅度提高系統(tǒng)數(shù)據(jù)交換帶寬，具有良好的發(fā)展空間。

高速串行數(shù)據(jù)交換是VPX的核心，隨著高速串行通信技術(shù)的發(fā)展和成熟應用，相關(guān)協(xié)議及標準應運而生。其中主要包括：RapidIO，PCIe，千兆以太網(wǎng)，萬兆以太網(wǎng)等。各協(xié)議有各自的適用范圍和優(yōu)缺點。串行RapidIO效率高，延遲低，最適合高性能嵌入式系統(tǒng)應用。RapidIO技術(shù)主要面向高性能嵌入式系統(tǒng)的互連通信，它采用高性能LVDS技術(shù)，可以在4對差分線上實現(xiàn)10Gb/s的有效傳輸速率，而且具有比萬兆以太網(wǎng)、PCIe更高的傳輸效率。由于RapidIO在路由、交換、容錯糾錯、使用方便性上有較完善的考慮，可以實現(xiàn)基于硬件的高性能可靠數(shù)據(jù)傳輸，在嵌入式系統(tǒng)、3G和3G之后的移動通信基站、高性能數(shù)字信號處理等系統(tǒng)中得到廣泛應用。

基于包的串行總線交換實現(xiàn)包的點到點、一點到多點、多點到一點互連，具有流控及總線仲裁功能，對系統(tǒng)傳輸效率有較大影響，是實現(xiàn)系統(tǒng)容錯及重構(gòu)的基礎(chǔ)。串行總線交換主要包括帶內(nèi)和帶外2種方式。帶外交換采用物理點到點連接，與通信協(xié)議無關(guān)，實現(xiàn)較簡單并具有最小的傳輸延遲，但帶外交換沒有流控及仲裁機制，不能實現(xiàn)一點到多點、多點到一點互連，網(wǎng)絡(luò)拓撲更新慢，對大型系統(tǒng)應用有較大限制。帶內(nèi)交換采用存儲轉(zhuǎn)發(fā)機制，具有流控及仲裁功能，可以實現(xiàn)基于協(xié)議的點到點、一點到多點、多點到一點互連，網(wǎng)絡(luò)拓撲實時更新，是實現(xiàn)串行總線交換的主要方式。RapidIO協(xié)議采用了簡單的帶內(nèi)交換機制，通過優(yōu)化包頭定義，減少了包通過交換元件時必須修改的部分，減少了交換元件的復雜度及芯片規(guī)模，提高傳輸效率。

串行總線的物理交換模塊，實現(xiàn)簡單高效的系統(tǒng)互連，網(wǎng)絡(luò)拓撲可在線更新，實現(xiàn)簡單的系統(tǒng)容錯和重構(gòu)功能。

由于RapidIO在諸多如上的優(yōu)點，因此在高性能的信息處理系統(tǒng)中大量采用基于串行RapidIO(S-RapidIO)進行高帶寬數(shù)據(jù)交換，但是為了滿足VPX架構(gòu)中12個槽位上的處理子系統(tǒng)中數(shù)據(jù)的高速交換，目前沒有單片的具有此交換能力的交換芯片，因此為了解決此問題而孕育了此項發(fā)明。

三發(fā)明內(nèi)容

本發(fā)明為了解決12槽位的VPX架構(gòu)中任意兩個節(jié)點間都可以通過此交換模塊實現(xiàn)最高10Gb/s有效帶寬的數(shù)據(jù)交換。該實現(xiàn)方法為：通過使用目前多通道高帶寬的交換芯片，根據(jù)要求計算出所需要的芯片，通過高速電路設(shè)計方法實現(xiàn)任意板間SRIO?4×的高數(shù)據(jù)傳輸。

實現(xiàn)本發(fā)明目的的技術(shù)解決方案為：Serial?RapidIO交換模塊采用5片IDT公司的TSI578組成。TSI578RapidIO交換節(jié)點支持S-RapidIO，8路4×任意端口間全速全協(xié)議交換，即實現(xiàn)非阻塞機制的，多個數(shù)據(jù)傳輸可以在同一時間并發(fā)；每路支持1、2.5、3.125GHz，支持混合的速率和帶寬配置，符合RapidIO互連規(guī)范(版本1.3)。

RapidIO總交換模塊采用如圖1全交換模式，3片TSI578(SRIO?1～SRIO?3)提供板間的12路4×交換，每片剩下的4個4×端口中的兩路4×分別與SRIO?4和SRIO?5相連接。SRIO?4和SRIO?5實現(xiàn)SRIO?1～SRIO?3間的任意一個跨界端口間的數(shù)據(jù)互聯(lián)。最終實現(xiàn)任意時刻任意兩個通道間的12路4×全交換。

本發(fā)明與現(xiàn)有技術(shù)相比，其顯著優(yōu)點為：通過計算，使用有限的RapidIO交換芯片組成12路4×全交換拓撲結(jié)構(gòu)。其工程實現(xiàn)簡單、成本低、效果顯著，具有很高的推廣應用價值。

四?附圖說明

圖1是12路RapidIO總線全交換。

五?具體實施方式

本發(fā)明的具體實施方式為：

1、RapidIO交換拓撲結(jié)構(gòu)設(shè)計

根據(jù)VPX架構(gòu)的實際要求，提出一種滿足12路4×全交換的拓撲結(jié)構(gòu)，結(jié)構(gòu)圖如圖1所示。

2、高速電路設(shè)計