[發(fā)明專利]數(shù)字化變電站測(cè)試系統(tǒng)中的多通道同步方法

無效

• 申請(qǐng)?zhí)枺?/td>: 201210241408.9
• 申請(qǐng)日: 2012-07-12
• 公開（公告）號(hào): CN103178920A
• 公開（公告）日: 2013-06-26
• 發(fā)明（設(shè)計(jì)）人: 劉勁;丁建義;廖明康;楊德勇;葛慶光
• 申請(qǐng)（專利權(quán)）人: 深圳市康必達(dá)中創(chuàng)科技有限公司
• 主分類號(hào): H04J3/06
• 分類號(hào): H04J3/06
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明涉及電力控制領(lǐng)域，具體涉及數(shù)字化變電站測(cè)試系統(tǒng)中的多通道同步方法。

背景技術(shù)

全數(shù)字化變電站相對(duì)于傳統(tǒng)變電站發(fā)生了革命的變化，其主要表現(xiàn)在傳輸介質(zhì)及控制方式發(fā)生了變化，傳統(tǒng)的由功率放大器輸出的互感器電信號(hào)被遵循IEC61850通信規(guī)約的采樣值(SV)光纖數(shù)字信號(hào)所取代，傳統(tǒng)的斷路器控制電信號(hào)被面向通用對(duì)象的變電站事件(GOOSE)報(bào)文所取代。另一方面，正是由于大功率信號(hào)被光纖數(shù)字信號(hào)所取代，這使得數(shù)字化變電站全站的仿真測(cè)試成為可能。

在進(jìn)行數(shù)字化變電站全站的仿真測(cè)試中，因?yàn)樾枰抡鏈y(cè)試的設(shè)備和回路眾多，選擇多CPU方案成為必然。這樣又會(huì)出現(xiàn)新的問題：數(shù)字化變電站全站仿真測(cè)試的一個(gè)重要任務(wù)是仿真測(cè)試全站設(shè)備的協(xié)調(diào)動(dòng)作，這就要求仿真測(cè)試發(fā)出的信號(hào)或報(bào)文必須同步，也就是說，各CPU之間的時(shí)鐘必須精確同步，根據(jù)IEC61850協(xié)議的要求，各CPU之間的時(shí)鐘誤差應(yīng)該滿足小于1us，采用本發(fā)明方案的多CPU時(shí)間同步技術(shù)能夠使同步時(shí)間誤差小于100ns。

發(fā)明內(nèi)容

本發(fā)明提供了一種數(shù)字化變電站測(cè)試系統(tǒng)中的多通道同步方法。

為解決上述技術(shù)問題，本發(fā)明通過以下技術(shù)方案來實(shí)現(xiàn)：數(shù)字化變電站測(cè)試系統(tǒng)中的多通道同步方法，基于協(xié)議標(biāo)準(zhǔn)IEC61850為核心的數(shù)字化變電站控制系統(tǒng)，進(jìn)行數(shù)字化變電站全站的仿真測(cè)試，其特征在于：變電站全站的多通道同步仿真測(cè)試方法包括以下步驟，

a、數(shù)字化變電站仿真測(cè)試系統(tǒng)采用多CPU的方案中，采用多CPU的時(shí)間同步技術(shù)，各CPU用千兆以太網(wǎng)實(shí)現(xiàn)互聯(lián)通訊，通過網(wǎng)絡(luò)測(cè)量和控制系統(tǒng)的精密時(shí)鐘同步協(xié)議標(biāo)準(zhǔn)(IEEE1588)實(shí)現(xiàn)精確時(shí)間同步；

b、記錄消息在離開和到達(dá)一臺(tái)設(shè)備時(shí)的“時(shí)間戳”(記錄本地時(shí)間)，并消息實(shí)際到達(dá)或離開設(shè)備時(shí)出現(xiàn)硬件時(shí)間戳；

c、計(jì)算主時(shí)鐘設(shè)備到從時(shí)鐘設(shè)備的延遲，消息由主時(shí)鐘設(shè)備發(fā)送，從時(shí)鐘設(shè)備負(fù)責(zé)接收這些消息，并計(jì)算主時(shí)鐘設(shè)備到從時(shí)鐘設(shè)備的通信路徑延遲；

d、計(jì)算從時(shí)鐘設(shè)備到主時(shí)鐘設(shè)備的延遲，從時(shí)鐘設(shè)備發(fā)送DelayReq消息，主時(shí)鐘設(shè)備予以響應(yīng)發(fā)送DelayResp消息，利用這些消息，從時(shí)鐘設(shè)備可以計(jì)算從時(shí)鐘設(shè)備到主時(shí)鐘設(shè)備的通信路徑延遲；

e、計(jì)算從時(shí)鐘與主時(shí)鐘的時(shí)間差；

f、調(diào)整從時(shí)鐘設(shè)備的時(shí)間，知道與主時(shí)鐘的時(shí)間差之后，各從時(shí)鐘需要調(diào)整自己的本地時(shí)間，與主時(shí)鐘保持一致。

進(jìn)一步的，所述步驟f調(diào)整從時(shí)鐘設(shè)備的時(shí)間包括兩方面，1、從時(shí)鐘設(shè)備需要加上時(shí)間差以調(diào)整絕對(duì)時(shí)間，使其時(shí)間在此刻與主時(shí)鐘時(shí)間完全一致；2、從時(shí)鐘設(shè)備需要調(diào)整各自的時(shí)鐘頻率，與主時(shí)鐘的頻率保持一致。

進(jìn)一步的，在實(shí)際調(diào)整從時(shí)鐘設(shè)備的時(shí)間的操作中，調(diào)整分兩步進(jìn)行，1、如果時(shí)間差過大，例如1秒以上，則應(yīng)用絕對(duì)時(shí)間調(diào)整；2、如果時(shí)間差較小，則使從時(shí)鐘的頻率改變某一百分比。

本發(fā)明采用主-從CPU多通道處理方案，一主CPU時(shí)鐘為基準(zhǔn)，通過網(wǎng)絡(luò)測(cè)量和控制系統(tǒng)的精密時(shí)鐘同步協(xié)議標(biāo)準(zhǔn)(IEEE1588)來實(shí)現(xiàn)多CPU的時(shí)間同步，解決了全數(shù)字化變電站仿真測(cè)試處理大量數(shù)據(jù)信息的處理速度問題，有使各個(gè)設(shè)備信息處理實(shí)現(xiàn)精確的時(shí)間同步。

附圖說明

一下結(jié)合附圖對(duì)本發(fā)明做詳細(xì)的舉例說明。

圖1為本發(fā)明CPU分布連接圖；

圖2為本發(fā)明主時(shí)鐘設(shè)備到從時(shí)鐘設(shè)備的延遲流程圖；

圖3為本發(fā)明從時(shí)鐘設(shè)備到主時(shí)鐘設(shè)備的延遲流程圖。

具體實(shí)施方式

數(shù)字化變電站測(cè)試系統(tǒng)中的多通道同步方法，基于IEC61850協(xié)議標(biāo)準(zhǔn)為核心的數(shù)字化變電站控制系統(tǒng)，進(jìn)行數(shù)字化變電站全站的仿真測(cè)試，變電站全站的多通道同步仿真測(cè)試方法包括以下步驟，

a、圖1所示，數(shù)字化變電站仿真測(cè)試系統(tǒng)采用多CPU方案，在多CPU系統(tǒng)中，有且只有一個(gè)CPU作為時(shí)間同步的主CPU，該CPU的時(shí)鐘同時(shí)也是整個(gè)系統(tǒng)的時(shí)鐘，其它的CPU均為從CPU，從CPU的時(shí)鐘均需與主CPU的時(shí)鐘進(jìn)行同步，各CPU之間采用千兆以太網(wǎng)進(jìn)行互聯(lián)通訊，通過網(wǎng)絡(luò)測(cè)量和控制系統(tǒng)的精密時(shí)鐘同步協(xié)議標(biāo)準(zhǔn)(IEEE1588)實(shí)現(xiàn)精確時(shí)間同步；

b、記錄消息在離開和到達(dá)一臺(tái)設(shè)備時(shí)的“時(shí)間戳”(記錄本地時(shí)間)，并消息實(shí)際到達(dá)或離開設(shè)備時(shí)出現(xiàn)硬件時(shí)間戳；

c、計(jì)算主時(shí)鐘設(shè)備到從時(shí)鐘設(shè)備的延遲，消息由主時(shí)鐘設(shè)備發(fā)送，從時(shí)鐘設(shè)備負(fù)責(zé)接收這些消息，并計(jì)算主時(shí)鐘設(shè)備到從時(shí)鐘設(shè)備的通信路徑延遲；