[發(fā)明專利]使用微波晶體再生長(zhǎng)的單晶U-MOS柵極

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201210240872.6
• 申請(qǐng)日: 2012-07-11
• 公開(kāi)（公告）號(hào): CN102881577A
• 公開(kāi)（公告）日: 2013-01-16
• 發(fā)明（設(shè)計(jì)）人: 羅伯特·J·珀特爾;史蒂夫·薩普
• 申請(qǐng)（專利權(quán)）人: 飛兆半導(dǎo)體公司
• 主分類號(hào): H01L21/28
• 分類號(hào): H01L21/28;H01L21/336
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 劉國(guó)偉

相關(guān)申請(qǐng)案交叉參考

本申請(qǐng)案主張2011年7月11日提出申請(qǐng)的第61/506,303號(hào)美國(guó)臨時(shí)申請(qǐng)案的優(yōu)先權(quán)，所述臨時(shí)申請(qǐng)案的全部揭示內(nèi)容以引用方式并入本文中。

技術(shù)領(lǐng)域

本申請(qǐng)案大體來(lái)說(shuō)涉及半導(dǎo)體裝置及用于制作此些裝置的方法。更具體來(lái)說(shuō)，本申請(qǐng)案描述含有已借助低溫處理使用微波再生長(zhǎng)的單晶柵極的UMOS(U形MOSFET)半導(dǎo)體裝置。

背景技術(shù)

含有集成電路(IC)或離散裝置的半導(dǎo)體裝置用于各種各樣的電子設(shè)備中。IC裝置(或者芯片或離散裝置)包括已在半導(dǎo)體材料的襯底的表面中制造的小型化電子電路。所述電路由許多重疊層構(gòu)成，包含含有可擴(kuò)散到襯底中的摻雜劑的層(稱為擴(kuò)散層)或含有植入到襯底中的離子的層(植入層)。其它層為導(dǎo)體(多晶硅或金屬層)或傳導(dǎo)層之間的連接(通孔或接觸層)?？梢允褂迷S多步驟(包含生長(zhǎng)各層、成像、沉積、蝕刻、摻雜及清潔)的組合的逐層工藝制作IC裝置或離散裝置。通常使用硅晶片作為襯底且使用光刻標(biāo)記所述襯底的待被摻雜的不同區(qū)域或沉積及界定多晶硅、絕緣體或金屬層。

一種類型的半導(dǎo)體裝置，即，金屬氧化物硅場(chǎng)效應(yīng)晶體管(MOSFET)裝置，可廣泛地用于眾多電子設(shè)備中，包含汽車電子裝置、磁盤驅(qū)動(dòng)器及電源。一些MOSFET裝置可形成于已在襯底中形成的溝槽中。使得溝槽配置具有吸引力的一個(gè)特征為電流垂直流動(dòng)穿過(guò)MOSFET的溝道。此準(zhǔn)許比其中電流水平流動(dòng)穿過(guò)溝道且接著垂直穿過(guò)漏極的其它MOSFET高的單元及/或電流溝道密度。溝槽MOSFET裝置含有形成于溝槽中的柵極結(jié)構(gòu)，其中所述柵極結(jié)構(gòu)含有在溝槽的側(cè)壁及底部上(即，鄰近襯底材料)的柵極絕緣層以及已形成于所述柵極絕緣層上的導(dǎo)電層。

發(fā)明內(nèi)容

本申請(qǐng)案描述半導(dǎo)體裝置及用于制作此些裝置的方法。UMOS半導(dǎo)體裝置含有已在低溫度下使用微波再生長(zhǎng)或形成的單晶柵極?？赏ㄟ^(guò)以下操作來(lái)形成所述UMOS半導(dǎo)體裝置：提供半導(dǎo)體襯底；在所述襯底中形成溝槽；在所述溝槽中形成絕緣層；在所述絕緣層上沉積預(yù)柵極層，所述預(yù)柵極層包括具有非單晶結(jié)構(gòu)的導(dǎo)電及/或半導(dǎo)電材料(Si或SiGe)；使所述預(yù)柵極層與具有單晶結(jié)構(gòu)的籽晶層接觸；及在低溫度下使用微波加熱所述預(yù)柵極層以使所述非單晶結(jié)構(gòu)再結(jié)晶成單晶結(jié)構(gòu)。這些過(guò)程可改進(jìn)作為單晶結(jié)構(gòu)或任選地在源極-阱結(jié)上面具有硅化物觸點(diǎn)的單晶結(jié)構(gòu)的所述柵極的電阻及遷移率，從而實(shí)現(xiàn)較高切換速度UMOS裝置。

附圖說(shuō)明

根據(jù)各圖可更佳地理解以下說(shuō)明，圖中：

圖1展示用于借助外延(或“epi”)層的上部表面上的掩模制作含有襯底及所述外延層的半導(dǎo)體結(jié)構(gòu)的方法的一些實(shí)施例；

圖2描繪用于制作含有形成于外延層中的溝槽的半導(dǎo)體結(jié)構(gòu)的方法的一些實(shí)施例；

圖3描繪用于制作含有在溝槽中的柵極絕緣層的半導(dǎo)體結(jié)構(gòu)的方法的一些實(shí)施例；

圖4A及4B展示用于制作含有籽晶層的半導(dǎo)體結(jié)構(gòu)的方法的一些實(shí)施例；

圖5展示用于制作含有形成于柵極絕緣層上的單晶柵極的半導(dǎo)體結(jié)構(gòu)的方法的一些實(shí)施例；

圖6展示用于制作含有在柵極上的絕緣帽的半導(dǎo)體結(jié)構(gòu)的方法的一些實(shí)施例；且

圖7展示用于制作含有溝槽MOSFET裝置的半導(dǎo)體結(jié)構(gòu)的方法的一些實(shí)施例。

所述各圖圖解說(shuō)明半導(dǎo)體裝置及用于制作此些裝置的方法的特定方面。連同以下說(shuō)明一起，所述各圖證實(shí)及解釋所述方法及經(jīng)由這些方法產(chǎn)生的結(jié)構(gòu)的原理。在圖式中，為清晰起見(jiàn)，放大層及區(qū)的厚度。不同圖式中的相同參考編號(hào)表示相同元件，且因此將不重復(fù)其說(shuō)明。當(dāng)在本文中使用術(shù)語(yǔ)“在…上”、“附接到…”或“耦合到…”時(shí)，一個(gè)物件(例如，材料、層、襯底等)可在另一物件上、附接到或耦合到另一物件，而不管所述一個(gè)物件是直接在另一物件上、直接附接到或耦合到另一物件還是所述一個(gè)物件與另一物件之間存在一個(gè)或一個(gè)以上介入物件。此外，如果經(jīng)提供，那么方向(例如，在…上面、在…下面、頂部、底部、側(cè)面、向上、向下、在…下方、在…上方、上部、下部、水平、垂直、“x”、“y”、“z”等)為相對(duì)的且僅僅以實(shí)例方式且為便于說(shuō)明及論述而非以限制方式提供。另外，在參考元件列表(例如，元件a、b、c)的情況下，此參考打算包含所列元件中的任何一者自身、少于所有所列元件的任何組合及/或所有所列元件的組合。

具體實(shí)施方式