[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)的形成方法及處理方法有效
| 申請(qǐng)?zhí)枺?/td> | 201210238582.8 | 申請(qǐng)日: | 2012-07-10 |
| 公開(kāi)(公告)號(hào): | CN103545245A | 公開(kāi)(公告)日: | 2014-01-29 |
| 發(fā)明(設(shè)計(jì))人: | 劉煥新 | 申請(qǐng)(專利權(quán))人: | 中芯國(guó)際集成電路制造(上海)有限公司 |
| 主分類號(hào): | H01L21/768 | 分類號(hào): | H01L21/768 |
| 代理公司: | 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 駱蘇華 |
| 地址: | 201203 *** | 國(guó)省代碼: | 上海;31 |
| 權(quán)利要求書(shū): | 查看更多 | 說(shuō)明書(shū): | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導(dǎo)體 結(jié)構(gòu) 形成 方法 處理 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體制作工藝,尤其涉及一種對(duì)金屬互連結(jié)構(gòu)的的形成方法及處理方法。
背景技術(shù)
隨著超大規(guī)模集成電路(ULSI)的發(fā)展,半導(dǎo)體器件的特征尺寸不斷縮小,線寬變窄,導(dǎo)致互連線之間阻容耦合增大,從而使得信號(hào)傳送延時(shí)、干擾噪聲增強(qiáng)和功率耗散增大,器件頻率受到抑制。這些問(wèn)題,已經(jīng)成為發(fā)展高速、高密度、低功耗和多功能集成電路的瓶頸。采用低介電常數(shù)(Low?k)介質(zhì)薄膜代替?zhèn)鹘y(tǒng)SiO2介質(zhì)(k≈4)作為層間介質(zhì)材料是降低互連延遲、串?dāng)_和能耗的重要手段。
美國(guó)半導(dǎo)體工業(yè)協(xié)會(huì)1997年發(fā)布的《美國(guó)國(guó)家半導(dǎo)體技術(shù)發(fā)展目標(biāo)》報(bào)告認(rèn)為,當(dāng)集成電路的特征尺寸為0.18μm時(shí)需要介電常數(shù)k為2.5~3.0的介電材料;特征尺寸為0.15μm時(shí)需要介電常數(shù)k為2.0~2.5的介電材料;特征尺寸為0.13μm時(shí)則需要介電常數(shù)k小于2.0的超低介電材料。
由于空氣是目前能獲得的最低K值的材料(K=1.0),在介質(zhì)層中形成空氣隙或孔洞可以有效的降低介質(zhì)層的K值。因此,為了能使得介電常數(shù)低于2.0,現(xiàn)在廣泛應(yīng)用的超低介電材料為多孔材料。但是由于多孔材料的多孔性,在除去光刻膠、濕法刻蝕或清洗的過(guò)程中,多孔材料容易吸附水汽或者有機(jī)雜質(zhì),且所述水汽和有機(jī)雜質(zhì)可能與多孔材料發(fā)生反應(yīng),使得原本具有低介電常數(shù)的超低介質(zhì)層受到損傷,超低介質(zhì)層的介電常數(shù)增大,影響了互連結(jié)構(gòu)的電學(xué)性能。類似的,低介電材料也會(huì)出現(xiàn)相似的問(wèn)題,只是受影響的程度較低。
發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是:由于除去光刻膠、濕法刻蝕或清洗等步驟,使低介電膜層中滯留或吸附大量水汽和有機(jī)物,導(dǎo)致介電常數(shù)K升高。
為解決上述問(wèn)題,本發(fā)明提出了一種半導(dǎo)體結(jié)構(gòu)的形成方法,包括:
提供半導(dǎo)體基底;
在所述半導(dǎo)體基底上形成低介電材料層;
刻蝕所述低介電材料層,在所述低介電材料層內(nèi)形成通孔或溝槽;
對(duì)形成有通孔或溝槽的低介電材料層進(jìn)行退火,所述退火在氮?dú)狻㈦畾夂蜌錃獾幕旌蠚怏w、氮?dú)夂碗畾獾幕旌蠚怏w或氮?dú)夂蜌錃獾幕旌蠚怏w的氛圍下進(jìn)行;
在所述退火之后在所述通孔或溝槽內(nèi)填充金屬材料。
可選的,所述低介電材料層為介電常數(shù)小于2.55的超低介電材料層。
可選的,所述低介電材料層為多孔膜層。
可選的,所述低介電材料層是利用甩膠技術(shù)制備的多孔SiO2或多孔高聚物,或者是利用電子回旋共振等離子體制備的SiCOH膜層,或者是利用等離子體增強(qiáng)化學(xué)氣相沉積技術(shù)制備的硅基納米多孔膜層。
可選的,在所述低介電材料層內(nèi)形成通孔或溝槽,包括:
利用雙大馬士革工藝在所述低介電材料層內(nèi)形成通孔及連接通孔的溝槽。
可選的,刻蝕所述低介電材料層,在所述低介電材料層內(nèi)形成通孔或溝槽,包括:
在所述低介電材料層上形成光刻膠圖案;
利用所述光刻膠圖案刻蝕所述低介電材料層;
利用灰化法去除所述光刻膠圖案。
可選的,刻蝕所述低介電材料層,在所述低介電材料層內(nèi)形成通孔或溝槽,包括:
在所述低介電材料層上形成硬掩膜層;
在所述硬掩膜層上形成光刻膠圖案;
利用所述光刻膠圖案刻蝕所述硬掩膜層;
利用刻蝕后的硬掩膜層作為掩模刻蝕所述低介電材料層。
可選的,在所述低介電材料層內(nèi)形成通孔或溝槽后,退火之前還包括進(jìn)行濕法清洗的步驟。
可選的,在所述通孔或溝槽內(nèi)填充金屬材料,包括:
在所述通孔或溝槽中沉積籽晶層;
利用電鍍的方式在所述通孔或溝槽中填滿金屬材料。
可選的,所述填充金屬材料的步驟中,所填充的金屬材料為鎢或銅。
可選的,所述退火的溫度范圍為280℃~450℃。
可選的,所述退火的時(shí)間范圍為20min~60min。
可選的,所述退火的混合氣體中,氮?dú)馑俭w積流量比為90%~95%、氘氣所占體積流量比為0~10%、氫氣所占體積流量比為0~10%。
可選的,在所述濕法清洗后進(jìn)行退火和填充金屬的步驟,所述填充金屬的方式包括:在所述通孔或溝槽中沉積籽晶層;
從所述濕法清洗結(jié)束到開(kāi)始退火或從退火結(jié)束到開(kāi)始沉積填充金屬材料,之間的時(shí)間間隔控制在2小時(shí)以內(nèi)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國(guó)際集成電路制造(上海)有限公司,未經(jīng)中芯國(guó)際集成電路制造(上海)有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210238582.8/2.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過(guò)程中的測(cè)試或測(cè)量
H01L21-67 .專門適用于在制造或處理過(guò)程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過(guò)程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺(tái)結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 一種數(shù)據(jù)庫(kù)讀寫(xiě)分離的方法和裝置
- 一種手機(jī)動(dòng)漫人物及背景創(chuàng)作方法
- 一種通訊綜合測(cè)試終端的測(cè)試方法
- 一種服裝用人體測(cè)量基準(zhǔn)點(diǎn)的獲取方法
- 系統(tǒng)升級(jí)方法及裝置
- 用于虛擬和接口方法調(diào)用的裝置和方法
- 線程狀態(tài)監(jiān)控方法、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 一種JAVA智能卡及其虛擬機(jī)組件優(yōu)化方法
- 檢測(cè)程序中方法耗時(shí)的方法、裝置及存儲(chǔ)介質(zhì)
- 函數(shù)的執(zhí)行方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)





