[發明專利]多晶硅電遷移測試結構及測試方法

有效

• 申請號: 201210238569.2
• 申請日: 2012-07-10
• 公開（公告）號: CN103545293A
• 公開（公告）日: 2014-01-29
• 發明（設計）人: 馮軍宏;甘正浩
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;G01R31/26
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體測試領域，特別涉及一種多晶硅電遷移測試結構及測試方法。

背景技術

在半導體工藝中，由于多晶硅材料與CMOS工藝兼容，且摻雜后的多晶硅具有一定的導電性，因此多晶硅材料經常除了用于CMOS柵極材料外，還廣泛的用做電阻，電熔絲等。但隨著半導體技術的進步，集成電路器件的尺寸變得越來越小，多晶硅器件的寬度變得越來越窄，而集成電路的工作電流并未下降，使得多晶硅器件容易受到類似電遷移的影響，使得多晶硅器件的電阻發生變化，會影響多晶硅器件的電學性能。因此，能準確地檢測出多晶硅器件因電遷移所造成的電阻變化值變得非常重要。

公開號為US2006/0125494A1的美國專利文獻公開了一種電遷移檢測裝置及檢測方法，請參考圖1，所述電遷移檢測裝置包括：直流電源01和交流電源02，位于晶圓10上的待測試的互連結構11，導電結構03將所述直流電源01、交流電源02與待測試的互連結構11相連接，所述待測試的互連結構11的兩端連接有電壓測量裝置04以測量待測試的互連結構11兩端的電壓值，所述導電結構03上還連接有電流測量裝置05以測量流經待測試的互連結構11的電流值。利用所述電遷移檢測裝置進行檢測時，先利用直流電源01在待測試的互連結構11內施加一個直流電，然后利用交流電源02產生的交流電為待測試的互連結構11加熱，可以檢測出不同直流電流的作用下待測試的互連結構11的不同電阻值，從而可以檢測出不同直流電流的作用下因為電遷移對待測試的互連結構11所造成的影響。

但利用上述電遷移檢測裝置對多晶硅器件進行檢測時往往不能準確地獲得多晶硅器件因電遷移導致的電阻變化值。

發明內容

本發明解決的問題是提供一種多晶硅電遷移測試結構及測試方法，可以準確地檢測出待檢測多晶硅器件因電遷移導致的電阻變化值。

為解決上述問題，本發明技術方案提供了一種多晶硅電遷移測試結構，包括：兩個相同的待檢測多晶硅器件，兩個相同的金屬互連結構，電流輸入端和電流輸出端；位于所述電流輸入端和電流輸出端之間的兩條串聯電路，每一個串聯電路包括一個待檢測多晶硅器件和一個金屬互連結構，所述兩條串聯電路之間并聯連接，其中一條串聯電路通過待檢測多晶硅器件的一端與電流輸入端相連接，另一條串聯電路通過金屬互連結構的一端與電流輸入端相連接。

可選的，在25℃時，不施加電流的待檢測多晶硅器件的電阻與金屬互連結構的電阻相等。

可選的，所述金屬互連結構包括金屬互連線或金屬互連線與導電插塞的組合。

可選的，所述金屬互連線的寬度大于等于1μm。

可選的，所述待檢測多晶硅器件包括多晶硅互連線、多晶硅電阻或多晶硅電感。

可選的，所述兩個待檢測多晶硅器件采用相同的工藝同時形成。

可選的，所述兩個金屬互連結構采用相同的工藝同時形成。

本發明實施例還提供了一種利用所述多晶硅電遷移測試結構的測試方法，包括：將測試電流施加在所述電流輸入端；當待檢測多晶硅器件未發生電遷移時，測量一條串聯電路中待檢測多晶硅器件和金屬互連結構之間電壓與另一條串聯電路中待檢測多晶硅器件和金屬互連結構之間電壓的第一電壓差，根據所述第一電壓差和測試電流值來獲得待檢測多晶硅器件在對應測試電流下與金屬互連結構之間的第一電阻差；當待檢測多晶硅器件發生電遷移時，測量一條串聯電路中待檢測多晶硅器件和金屬互連結構之間電壓與另一條串聯電路中待檢測多晶硅器件和金屬互連結構之間電壓的第二電壓差，根據所述第二電壓差和測試電流值來獲得發生電遷移的待檢測多晶硅器件在對應測試電流下與金屬互連結構之間的第二電阻差；將第二電阻差減去第一電阻差，獲得待檢測多晶硅器件因為電遷移所造成的電阻變化值。

可選的，所述第一電阻差、第一電壓差和測試電流值的關系式為：ΔR₁=2*ΔV₁/I，其中，ΔR₁為第一電阻差，ΔV₁為第一電壓差，I為測試電流值。

可選的，所述第二電阻差、第二電壓差和測試電流值的關系式為：ΔR₂=2*ΔV₂/I，其中，ΔR₂為第二電阻差，ΔV₂為第二電壓差，I為測試電流值。