[發(fā)明專利]安防領(lǐng)域中的微震無線高速傳輸系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201210238457.7
• 申請(qǐng)日: 2012-07-10
• 公開（公告）號(hào): CN103546261A
• 公開（公告）日: 2014-01-29
• 發(fā)明（設(shè)計(jì)）人: 彭蘇萍;鄭晶;梁喆
• 申請(qǐng)（專利權(quán)）人: 中國礦業(yè)大學(xué)（北京）;彭蘇萍;鄭晶
• 主分類號(hào): H04L5/00
• 分類號(hào): H04L5/00;H04L1/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種安防領(lǐng)域中的微震無線高速傳輸方法，其特征在于，其中的無線高速傳輸體制采用加入分?jǐn)?shù)階傅里葉變換的正交頻分復(fù)用系統(tǒng)。該方法的實(shí)現(xiàn)如下：1、計(jì)算出當(dāng)前的傳輸環(huán)境參數(shù)，進(jìn)行得到取最優(yōu)的分?jǐn)?shù)階次；2、構(gòu)建基于分?jǐn)?shù)階傅里葉變換的多路并行傳輸復(fù)用器；3、將求取的分?jǐn)?shù)階次以擴(kuò)頻加密的方式，作為信息幀頭，與數(shù)據(jù)一起發(fā)送至接收端；4、接收端對(duì)接收到的信號(hào)進(jìn)行解擴(kuò)，求取分?jǐn)?shù)階次；5、利用求取的分?jǐn)?shù)階次，采用相應(yīng)的逆變換，還原信號(hào)。

2.根據(jù)權(quán)利要求1所述的安防領(lǐng)域中的微震無線高速傳輸方法，加入了分?jǐn)?shù)階后，只有收發(fā)模塊的分?jǐn)?shù)階參數(shù)相同時(shí)，才能解調(diào)出正確的數(shù)據(jù)，可以提高信息的可靠性。

3.一種安防領(lǐng)域中的微震無線高速傳輸系統(tǒng)，其特征在于，該微震信號(hào)高速傳輸系統(tǒng)分為兩個(gè)部分：安防監(jiān)測(cè)子系統(tǒng)和監(jiān)控中心實(shí)時(shí)監(jiān)測(cè)系統(tǒng)；安防監(jiān)測(cè)子系統(tǒng)包括高性能處理器單元(1)、高速傳輸單元(2)和傳輸控制單元(3)。其中，所述高性能處理器單元(1)自動(dòng)計(jì)算當(dāng)前的信噪比值，調(diào)整調(diào)制的參數(shù)；所述高速傳輸單元(2)包括FPGA處理器電路(2-1)、晶振電路(2-2)、乒乓存儲(chǔ)電路(2-3)、DA電路(2-4)和放大器電路(2-5)，其中乒乓存儲(chǔ)電路(2-3)將采集數(shù)據(jù)進(jìn)行緩存，保證數(shù)據(jù)不丟失，F(xiàn)PGA處理器電路(2-1)在晶振電路(2-2)提供的時(shí)鐘上進(jìn)行程序的運(yùn)行，主要完成根據(jù)CPLD處理器電路(3-1)傳送過來的參數(shù)調(diào)制原始數(shù)據(jù)，并將調(diào)制參數(shù)以擴(kuò)頻方式加密，作為信息幀頭，將數(shù)據(jù)打包發(fā)送，打包后的數(shù)據(jù)輸出給DA電路(2-4)，將數(shù)字信號(hào)模擬化，并將模擬信號(hào)輸出給放大器電路(2-5)提供需要信號(hào)的輸出端；所述傳輸控制單元(3)包括CPLD處理器電路(3-1)和外觸發(fā)器接口電路(3-2)，通過外觸發(fā)器接口電路(3-2)可以連接外部GPS等外設(shè)，進(jìn)行系統(tǒng)的定位，CPLD處理器電路(3-1)負(fù)責(zé)將高性能處理器單元(1)自動(dòng)計(jì)算的調(diào)制參數(shù)傳輸給高速傳輸單元(2)；監(jiān)控中心實(shí)時(shí)監(jiān)測(cè)系統(tǒng)包括數(shù)據(jù)接收單元(4)和監(jiān)測(cè)軟件單元(5)，所述數(shù)據(jù)接收單元(4)包括放大器電路(4-1)、AD電路(4-2)、FPGA接收機(jī)電路(4-3)、晶振電路(4-4)、乒乓存儲(chǔ)電路(4-5)和USB傳輸電路(4-6)，模擬信號(hào)輸入給放大器電路(4-1)對(duì)接受信號(hào)進(jìn)行放大，補(bǔ)償傳輸?shù)乃p；之后輸入到AD電路(4-2)對(duì)信號(hào)進(jìn)行數(shù)字化；FPGA接收機(jī)電路(4-3)在晶振電路(4-4)提供的時(shí)鐘上進(jìn)行程序的運(yùn)行，程序負(fù)責(zé)：擴(kuò)頻幀頭的解擴(kuò)，根據(jù)解擴(kuò)出的分?jǐn)?shù)階階次進(jìn)行數(shù)據(jù)的調(diào)，輸出解調(diào)后的數(shù)據(jù)，控制乒乓存儲(chǔ)電路中數(shù)據(jù)的輸出時(shí)序，以SLAVE-FIFO的形式與USB傳輸電路(4-6)進(jìn)行接口；乒乓存儲(chǔ)電路(4-5)將解調(diào)后的數(shù)據(jù)進(jìn)行緩存，并在FPGA的控制下，以一定的格式輸出給USB傳輸電路，保證數(shù)據(jù)不丟失；USB傳輸電路通過USB2.0協(xié)議，將數(shù)據(jù)輸入給監(jiān)測(cè)軟件單元(5)，由監(jiān)控軟件系統(tǒng)進(jìn)行實(shí)時(shí)報(bào)警。

4.根據(jù)權(quán)利要求3所述的安防領(lǐng)域中的微震無線高速傳輸系統(tǒng)，其特征在于，高性能處理器單元(1)針對(duì)當(dāng)前采集數(shù)據(jù)中的噪聲和信號(hào)的情況，計(jì)算當(dāng)前的信噪比值，自動(dòng)調(diào)整分?jǐn)?shù)階傅里葉變換的分?jǐn)?shù)階次。

5.根據(jù)權(quán)利要求3所述的安防領(lǐng)域中的微震無線高速傳輸系統(tǒng)，其特征在于，高速傳輸單元(2)中的FPGA處理器電路(2-1)主要由EP3C10E144I7組成，EP3C10E144I7為Altera公司生產(chǎn)的Cyclone?III系統(tǒng)的芯片，具有低成本、低功耗的特點(diǎn)。在FPGA內(nèi)部將晶振電路(2-2)產(chǎn)生的50MHz的時(shí)鐘信號(hào)，在FPGA內(nèi)部將時(shí)鐘倍頻至100MHz，對(duì)數(shù)據(jù)進(jìn)行處理。