[發(fā)明專利]一種用于數(shù)字信號處理器的電壓采集電路

無效

• 申請?zhí)枺?/td>: 201210238105.1
• 申請日: 2012-07-10
• 公開（公告）號: CN102735917A
• 公開（公告）日: 2012-10-17
• 發(fā)明（設(shè)計）人: 姚建歆;周曞昕;鄭季偉;徐劍;顧臨峰;李志龍;王國友;倪東海;程正敏;唐海強;王飆;徐剛;周靜
• 申請（專利權(quán)）人: 上海市電力公司
• 主分類號: G01R19/25
• 分類號: G01R19/25
• 代理公司: 上海兆豐知識產(chǎn)權(quán)代理事務所(有限合伙) 31241
• 代理人: 章蔚強

技術(shù)領(lǐng)域

本發(fā)明涉及一種電壓采集電路，尤其涉及一種用于數(shù)字信號處理器的電壓采集電路。

背景技術(shù)

數(shù)字信號處理器（DSP）是一種獨特的微處理器，是以數(shù)字信號來處理大量信息的器件。其工作原理是接收模擬信號，轉(zhuǎn)換為0或1的數(shù)字信號，再對數(shù)字信號進行修改、刪除、強化等處理。因此，DSP需要相應的模擬信號采集電路配合其工作才行。例如在采集電壓時就需要電壓采集電路，如果僅僅使用電壓傳感器采集，因為干擾等因素，顯然不符合DSP的要求。因此需要能抑制干擾的電壓采集電路，但是目前的此類電路一般直接DSP中的A/D（模/數(shù)）轉(zhuǎn)換器，缺乏相應的保護部分，當信號異常時會使得DSP芯片損壞。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種用于數(shù)字信號處理器的電壓采集電路，它不僅能抑制電壓采集時的干擾，還能避免因輸出信號異常而損壞DSP芯片的情況。

實現(xiàn)上述目的的技術(shù)方案是：

一種用于數(shù)字信號處理器的電壓采集電路，該電壓采集電路的輸入端連接電壓傳感器，輸出端連接數(shù)字信號處理器，所述電壓采集電路包括第一電阻、第一電容、電壓比較器、第二電阻、第三電阻、第四電阻、電源、第五電阻、第一二極管、第二二極管和第二電容，其中：

所述第一電阻的一端連接所述電壓傳感器，另一端連接所述電壓比較器的反相輸入端；

所述第一電容的一端連接所述電壓比較器的反相輸入端，另一端接地；

所述電壓比較器的同相輸入端接地，輸出端通過所述第二電阻連接該電壓比較器的反相輸入端；

所述電壓比較器的輸出端、第三電阻、第五電阻以及數(shù)字信號處理器依次連接；

所述第四電阻的一端連接所述電源，另一端連接所述第三電阻和第五電阻的相接端；

所述第一二極管的負極連接所述電源，正極連接所述第五電阻和數(shù)字信號處理器的相接端；

所述第二二極管的正極接地，負極連接所述第五電阻和數(shù)字信號處理器的相接端；

所述第二電容的一端接地，另一端連接所述第五電阻和數(shù)字信號處理器的相接端。

上述的用于數(shù)字信號處理器的電壓采集電路，其中，所述數(shù)字信號處理器自帶A/D轉(zhuǎn)換器，該A/D轉(zhuǎn)換器連接所述電壓采集電路的輸出端。

本發(fā)明的有益效果是：本發(fā)明采用電壓跟隨器抑制電壓采集時的干擾，采用電壓抬升電路將零電平波動的信號提為單極性信號，并且由電阻、電容和二極管構(gòu)成保護電路，防止因輸出信號異常而導致DSP芯片損壞的情況。同時，本發(fā)明結(jié)構(gòu)簡單，易于實現(xiàn)。

附圖說明

圖1是本發(fā)明的用于數(shù)字信號處理器的電壓采集電路的電路圖。

具體實施方式

下面將結(jié)合附圖對本發(fā)明作進一步說明。

請參閱圖1，本發(fā)明的用于數(shù)字信號處理器的電壓采集電路的輸入端連接電壓傳感器1，輸出端連接數(shù)字信號處理器2，該數(shù)字信號處理器2自帶A/D轉(zhuǎn)換器21，本發(fā)明的電壓采集電路的輸出端連接數(shù)字信號處理器2，即連接A/D轉(zhuǎn)換器21。

本發(fā)明的電壓采集電路包括第一電阻R1、第一電容C1、電壓比較器U1、第二電阻R2、第三電阻R3、第四電阻R4、電源VDD、第五電阻R5、第一二極管D1、第二二極管D2和第二電容C2，其中：

第一電阻R1的一端連接電壓傳感器1，另一端連接電壓比較器U1的反相輸入端；

第一電容C1的一端連接電壓比較器U1的反相輸入端，另一端接地；

電壓比較器U1的同相輸入端接地，輸出端通過第二電阻R2連接該電壓比較器U1的反相輸入端；

電壓比較器U1的輸出端、第三電阻R3、第五電阻R5以及數(shù)字信號處理器2依次連接；

第四電阻R4的一端連接電源VDD，另一端連接第三電阻R3和第五電阻R5的相接端；

第一二極管D1的負極連接電源VDD，正極連接第五電阻R5和數(shù)字信號處理器2的相接端；

第二二極管D2的正極接地，負極連接第五電阻R5和數(shù)字信號處理器2的相接端；

第二電容C2的一端接地，另一端連接第五電阻R5和數(shù)字信號處理器2的相接端。

第一電阻R1、第一電容C1、電壓比較器U1和第二電阻R2構(gòu)成電壓跟隨器，第一電阻R1和第一電容C1起到抑制干擾的作用；第三電阻R3、第四電阻R4和電源VDD組成電平抬升電路，將圍繞零電平波動的信號提升為單極性信號；電源VDD、第五電阻R5、第一二極管D1、第二二極管D2和第二電容C2構(gòu)成保護電路，因為輸出信號直接輸入到A/D轉(zhuǎn)換器21，防止輸出信號異常而導致數(shù)字信號處理器2損壞。

以上實施例僅供說明本發(fā)明之用，而非對本發(fā)明的限制，有關(guān)技術(shù)領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以作出各種變換或變型，因此所有等同的技術(shù)方案也應該屬于本發(fā)明的范疇，應由各權(quán)利要求所限定。