[發明專利]半導體器件及其制造方法

有效

• 申請號: 201210234992.5
• 申請日: 2012-07-09
• 公開（公告）號: CN102867831B
• 公開（公告）日: 2017-03-01
• 發明（設計）人: 李起洪;皮昇浩;張禎允
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L21/8247
• 代理公司: 北京弘權知識產權代理事務所(普通合伙)11363
• 代理人: 周曉雨,郭放

相關申請的交叉引用

本申請要求2011年7月8日提交的申請號為10-2011-0067772和2012年3月2日提交的申請號為10-2012-0021781的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

示例性實施例涉及一種半導體器件及其制造方法，更具體而言，涉及一種三維(3D)非易失性存儲器件及其制造方法。

背景技術

非易失性存儲器件即使在電源已經被終止時也能保留數據。隨著建立2D存儲器件——以單層的形式在硅襯底上制造存儲器單元——的集成度達到極限，提出了3D非易失性存儲器件，其中將存儲器單元垂直地層疊在硅襯底上。

3D非易失性存儲器件包括層疊結構，在每個層疊結構中，將多層字線層疊以便層疊存儲器單元。在這種情況下，存在有在制造存儲器件的過程中層疊結構傾斜或倒塌的問題。

發明內容

本發明的各種實施例涉及一種適用于防止層疊結構傾斜或倒塌的半導體器件及其制造方法。根據本公開的一個方面的半導體器件包括：每個被配置成包括溝道對的存儲塊，每個所述溝道包括形成在存儲塊的管道柵中的管道溝道，以及與管道溝道相耦接的漏側溝道和源側溝道；第一縫隙，所述第一縫隙位于與其它的存儲塊相鄰的存儲塊之間；以及第二縫隙，所述第二縫隙位于每個溝道對的源側溝道與漏側溝道之間。

根據本公開的另一方面的半導體器件包括：每個被配置成包括從襯底突出的溝道的存儲塊；至少一個第一縫隙，所述至少一個第一縫隙位于存儲塊的減薄區域中；至少一個第二縫隙，所述至少一個第二縫隙位于溝道之間；以及第三縫隙，所述第三縫隙位于彼此相鄰的存儲塊之間。

根據本公開的一個方面的制造半導體器件的方法包括以下步驟：實質地在每個管道柵之上交替地形成第一材料層和第二材料層；形成溝道，每個溝道包括形成在管道柵中的管道溝道以及被形成為實質地穿過第一材料層和第二材料層并與管道溝道相耦接的漏側溝道和源側溝道對；刻蝕第一材料層和第二材料層以形成位于彼此相鄰的存儲塊之間的第一縫隙；將第一絕緣層填充在第一縫隙中；刻蝕第一材料層和第二材料層以形成位于源側溝道和漏側溝道對之間的第二縫隙；將暴露于第二縫隙的第二材料層凹陷；以及將層間絕緣層或導電層填充在第二材料層的凹陷區域中。

根據本公開的另一方面的制造半導體器件的方法包括以下步驟：實質地在襯底之上交替地形成第一材料層和第二材料層；形成從襯底突出并被形成為實質地穿過第一材料層和第二材料層的溝道；刻蝕第一材料層和第二材料層以形成位于每個存儲塊的減薄區域中的至少一個第一縫隙；將第一絕緣層填充在第一縫隙中；刻蝕第一材料層和第二材料層以形成位于溝道之間的至少一個第二縫隙；將暴露于第二縫隙的第二材料層凹陷；以及將層間絕緣層或導電層填充在第二材料層的凹陷區域中。

附圖說明

圖1是根據本公開的第一至第五實施例的3D非易失性存儲器件的立體圖；

圖2是根據本公開的第一至第五實施例的3D非易失性存儲器件的布局圖；

圖3是根據本公開的第一實施例的3D非易失性存儲器件的布局圖；

圖4A至圖4F是說明制造根據本公開的第一實施例的3D非易失性存儲器件的方法的截面圖；

圖5是根據本公開的第二實施例的3D非易失性存儲器件的布局圖；

圖6A至6F是說明制造根據本公開的第二實施例的3D非易失性存儲器件的方法的截面圖；

圖7A至7C是根據本公開的第三至第五實施例的3D非易失性存儲器件的布局圖；

圖8是根據本公開的第六至第二十實施例的3D非易失性存儲器件的立體圖；

圖9A至圖9O是根據本公開的第六至第二十實施例的3D非易失性存儲器件的布局圖；

圖10是根據本公開的第二十一至第二十四實施例的3D非易失性存儲器件的立體圖；

圖11是根據本公開的第二十一至第二十四實施例的3D非易失性存儲器件的布局圖；

圖12是根據本公開的第二十一實施例的3D非易失性存儲器件的布局圖；

圖13A和圖13B是說明制造根據本公開的第二十一實施例的3D非易失性存儲器件的方法的截面圖；

圖14A至14C是根據本公開的第二十二至第二十四實施例的3D非易失性存儲器件的布局圖；

圖15說明根據本公開的一個實施例的存儲系統的結構；以及

圖16說明根據本公開的一個實施例的計算系統的結構。

具體實施方式