[發(fā)明專利]裂縫檢測(cè)線器件和方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201210233160.1
• 申請(qǐng)日: 2012-07-06
• 公開（公告）號(hào): CN102867812A
• 公開（公告）日: 2013-01-09
• 發(fā)明（設(shè)計(jì)）人: E.富格;B.高赫;A.邁耶
• 申請(qǐng)（專利權(quán)）人: 英飛凌科技股份有限公司
• 主分類號(hào): H01L23/544
• 分類號(hào): H01L23/544;H01L21/66
• 代理公司: 中國(guó)專利代理(香港)有限公司 72001
• 代理人: 王岳;李家麟

技術(shù)領(lǐng)域

本發(fā)明一般涉及半導(dǎo)體器件的制作并且更具體地涉及用于半導(dǎo)體器件的測(cè)試結(jié)構(gòu)和方法。

背景技術(shù)

一般通過切割工藝從晶片單一化芯片。切割工藝可能在單一化的芯片中產(chǎn)生或者引起管芯裂縫或者碎屑。

發(fā)明內(nèi)容

根據(jù)本發(fā)明的實(shí)施例，公開一種半導(dǎo)體器件。該半導(dǎo)體器件包括在芯片內(nèi)的裂縫檢測(cè)線，裂縫檢測(cè)線包圍芯片的內(nèi)區(qū)域，其中裂縫檢測(cè)線包括第一端子和第二端子。該半導(dǎo)體器件還包括：測(cè)試電路，連接到第一端子和第二端子，測(cè)試電路被配置成在裂縫檢測(cè)線之上測(cè)量信號(hào)；以及輸出端子，輸出端子連接到測(cè)試電路并且配置成提供測(cè)量的信號(hào)。

根據(jù)本發(fā)明的實(shí)施例，公開一種制造半導(dǎo)體器件的方法。該方法包括：形成包圍集成電路的裂縫檢測(cè)線；在集成電路中形成測(cè)試電路，測(cè)試電路連接到裂縫檢測(cè)線；并且形成輸出端子，輸出端子連接到測(cè)試電路。

根據(jù)本發(fā)明的實(shí)施例，公開一種用于測(cè)試半導(dǎo)體器件的方法。該方法包括：提供具有裂縫檢測(cè)線的半導(dǎo)體芯片；在裂縫檢測(cè)線之上測(cè)量模擬信號(hào)；并且從輸出端子讀取模擬信號(hào)。

根據(jù)本發(fā)明的實(shí)施例，公開一種半導(dǎo)體器件，該半導(dǎo)體器件包括：在芯片內(nèi)的裂縫檢測(cè)線，其中裂縫檢測(cè)線布置于包圍芯片的內(nèi)區(qū)域的裂縫停止屏障（barrier）旁邊，并且其中裂縫檢測(cè)線包括在互連結(jié)構(gòu)中的至少一個(gè)傳導(dǎo)段和在襯底中的至少一個(gè)襯底傳導(dǎo)段。

附圖說明

為了更完整理解本發(fā)明及其優(yōu)點(diǎn)，現(xiàn)在參照與附圖結(jié)合進(jìn)行的下文描述，在所述附圖中：

圖1示出了具有多個(gè)芯片的半導(dǎo)體晶片的俯視圖；

圖2示出了半導(dǎo)體晶片中的單個(gè)芯片的具體視圖；

圖3a示出了裂縫檢測(cè)線的實(shí)施例的橫截面圖；

圖3b示出了裂縫檢測(cè)線的實(shí)施例的橫截面圖；

圖3c示出了裂縫檢測(cè)線的實(shí)施例的橫截面圖；

圖3d示出了裂縫檢測(cè)線的實(shí)施例的橫截面圖；

圖4示出了用于制造裂縫檢測(cè)線的方法的流程圖；

圖5a示出了測(cè)試電路的實(shí)施例；

圖5b示出了測(cè)試電路的實(shí)施例；并且

圖6示出了用于設(shè)置裂縫可靠性測(cè)試程序中的參考值的流程圖。

具體實(shí)施方式

下文具體討論當(dāng)前優(yōu)選實(shí)施例的實(shí)現(xiàn)和使用。然而應(yīng)當(dāng)理解，本發(fā)明提供可以在廣泛多種具體背景中實(shí)現(xiàn)的許多適用發(fā)明概念。討論的具體實(shí)施例僅舉例說明用于實(shí)現(xiàn)和使用本發(fā)明的具體方式而未限制本發(fā)明的范圍。

通常在加工半導(dǎo)體晶片之后將晶片單一化成個(gè)別芯片。單一化芯片包括半導(dǎo)體襯底和其上的互連結(jié)構(gòu)。互連結(jié)構(gòu)是在隔離材料中嵌入的傳導(dǎo)線和塞/通路的網(wǎng)狀物。隔離材料通常由低介電常數(shù)的材料或者超低介電常數(shù)的材料（低k材料）制成。低k材料具有比二氧化硅的k值更小的k值。低k材料往往具有低機(jī)械強(qiáng)度和弱粘合性質(zhì)。芯片切分工藝可能在低k材料內(nèi)產(chǎn)生裂縫或者分層。裂縫可能穿透芯片并且引起芯片失效。另外，裂縫可能不僅損壞互連結(jié)構(gòu)而且可能還向下層半導(dǎo)體襯底中傳播。

經(jīng)常未借助評(píng)估工具就可以看見裂縫或者碎屑，因?yàn)樗鼈冊(cè)谛酒谋砻嫔峡梢姟Ｈ欢恍┝芽p（例如比如發(fā)絲裂縫）可能損壞芯片而不可見。另外，一些裂縫可能向芯片中傳播而未在切割芯片時(shí)引起損壞。相反，這些裂縫隨時(shí)間穿透芯片的內(nèi)部，從而芯片可能在數(shù)月或者數(shù)年操作之后失效。如果例如在救生應(yīng)用（比如氣囊）中使用芯片，則這些潛在芯片裂縫特別有害。

將在具體背景（即用于半導(dǎo)體芯片的裂縫檢測(cè)線）中關(guān)于實(shí)施例描述本發(fā)明。然而本發(fā)明的實(shí)施例也可以應(yīng)用于將從裂縫檢測(cè)線受益的其它應(yīng)用。

本發(fā)明的實(shí)施例提供一種包括襯底傳導(dǎo)段和金屬傳導(dǎo)段的裂縫檢測(cè)線。本發(fā)明的實(shí)施例提供配置成模擬測(cè)試裂縫檢測(cè)線的測(cè)試電路。測(cè)試電路被配置成電測(cè)試裂縫或者碎屑是否部分損壞芯片。

本發(fā)明實(shí)施例的優(yōu)點(diǎn)是檢測(cè)芯片的半導(dǎo)體襯底中的裂縫或者碎屑。又一優(yōu)點(diǎn)是檢測(cè)對(duì)芯片的潛在損壞。

現(xiàn)在參照?qǐng)D1，示出了根據(jù)本發(fā)明實(shí)施例的包括多個(gè)芯片或者管芯110的半導(dǎo)體晶片100的俯視圖。芯片110可以是方形或者矩形形狀。每個(gè)芯片110包括集成電路或者獨(dú)立器件。

在加工半導(dǎo)體晶片100之后，芯片110在設(shè)置于芯片110之間的劃分線120彼此分離。劃分線120位于芯片110的周界。沿著劃分線120通過鋸切或者激光切割工藝單一化芯片110。