[發(fā)明專利]半導體器件及其制造方法

在審

• 申請?zhí)枺?/td>: 201210229434.X
• 申請日: 2012-07-03
• 公開（公告）號: CN103531475A
• 公開（公告）日: 2014-01-22
• 發(fā)明（設計）人: 尹海洲;朱慧瓏;張珂珂
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;H01L29/78;H01L29/423
• 代理公司: 北京藍智輝煌知識產權代理事務所(普通合伙) 11345
• 代理人: 陳紅

技術領域

本發(fā)明涉及一種半導體器件及其制造方法，特別是涉及一種避免在金屬柵極中形成孔洞的半導體器件制造方法以及使用該方法制造的半導體器件。

背景技術

隨著MOSFET特征尺寸持續(xù)等比例縮減，對柵極絕緣隔離效果以及柵極對溝道區(qū)控制能力的要求越來越高，傳統(tǒng)的氧化硅柵絕緣層在厚度逐漸變薄的情況下已經難以繼續(xù)提供足夠的絕緣隔離，而多晶硅柵極也難以精確控制功函數以調節(jié)器件閾值電壓。高k材料作為柵極絕緣層、并且金屬材料填充作為柵極導電層的高k-金屬柵結構已經成為目前MOSFET的主流。由于高k材料特性易在高溫或者離子轟擊條件下變化，先沉積柵極堆疊結構而后離子注入并激活退火形成源漏區(qū)的前柵工藝發(fā)展受到限制。先沉積偽柵極堆疊、注入形成源漏區(qū)，再刻蝕去除偽柵極形成柵極溝槽、在柵極溝槽中沉積柵極堆疊，這種后柵工藝逐漸占據主導地位。

然而，隨著尺寸進一步縮減，小尺寸的器件使得柵極溝槽的深寬比越來越大，后柵工藝中填充柵極溝槽成為制約工藝發(fā)展的一個重要瓶頸。正如US2012/012948A1中所公開的，由于柵極溝槽寬度相對于其深度而言過窄，在沉積功函數調節(jié)層/金屬阻擋層時，該第一層金屬材料會在柵極溝槽的上邊沿形成“懸掛”，也即在上邊沿處第一金屬層會形成朝向柵極溝槽中心、超越了柵極側墻的局部突起。在后續(xù)沉積金屬填充層時，第二層金屬材料會由于該局部突起而在頂部過早閉合、結束沉積填充，相應地在中部和底部形成了未完全填充而引發(fā)的孔洞。這些孔洞使得整個金屬柵的電阻率不必要地增大，降低了器件的性能。

發(fā)明內容

由上所述，本發(fā)明的目的在于提供一種能夠避免在金屬柵極中形成孔洞的半導體器件制造方法以及使用該方法制造的半導體器件。

為此，本發(fā)明提供了一種半導體器件制造方法，包括：在襯底上形成T型偽柵極結構；去除T型偽柵極結構，留下T型柵極溝槽；在T型柵極溝槽中依次填充柵極絕緣層和金屬層，其中金屬層形成T型金屬柵極結構。

其中，形成T型偽柵極結構的步驟進一步包括：在襯底上形成第一偽柵極層與第二偽柵極層；選擇性刻蝕第一偽柵極層，使得第一偽柵極層剩余寬度小于第二偽柵極層剩余寬度，構成T型偽柵極結構。

其中，形成第二偽柵極層之后、選擇性刻蝕第一偽柵極層之前，還包括刻蝕第二偽柵極層與第一偽柵極層而形成上下等寬的偽柵極結構。

其中，第一偽柵極層與第二偽柵極層材料不同。

其中，第一偽柵極層和/或第二偽柵極層材料選自下列組合之一：多晶硅、多晶硅SiGe、非晶硅、氧化硅、氮化硅、氮氧化硅、非晶碳。

其中，在形成第一偽柵極層之前，還包括在襯底上形成墊氧化層。

其中，在形成第二偽柵極層之后、選擇性刻蝕第一偽柵極層之前，還包括在第二偽柵極層上形成偽柵極蓋層。

其中，選擇性刻蝕采用干法刻蝕和/或濕法腐蝕。

其中，形成T型偽柵極結構之后、去除T型偽柵極結構之前，還包括：在T型偽柵極結構上形成第一柵極側墻，在第一柵極側墻兩側的襯底中形成輕摻雜的源漏延伸區(qū)和/或暈狀源漏摻雜區(qū)。

其中，形成輕摻雜的源漏延伸區(qū)和/或暈狀源漏摻雜區(qū)之后還包括：在第一柵極側墻上形成第二柵極側墻，在第二柵極側墻兩側的襯底中形成源漏重摻雜區(qū)，在源漏重摻雜區(qū)中/上形成源漏接觸層。

其中，形成T型偽柵極結構之后、去除T型偽柵極結構之前，還包括在襯底上形成層間介質層并且平坦化層間介質層直至暴露T型偽柵極結構。

其中，平坦化步驟進一步包括：執(zhí)行第一平坦化直至暴露偽柵極蓋層，執(zhí)行第二平坦化直至暴露第二偽柵極層。

其中，金屬層包括功函數調節(jié)層與金屬柵填充層。

其中，柵極絕緣層包括高k材料。

本發(fā)明還提供了一種半導體器件，包括襯底、襯底上的柵極絕緣層、柵極絕緣層上的T型金屬柵極結構、以及T型金屬柵極結構兩側的源漏區(qū)。

依照本發(fā)明的半導體器件制造方法，通過形成T型偽柵極以及T型柵極溝槽，避免了后續(xù)金屬柵極填充工藝中的懸掛現象以及孔洞形成，提高了器件性能。

附圖說明

以下參照附圖來詳細說明本發(fā)明的技術方案，其中：

圖1至圖11為依照本發(fā)明的半導體器件制造方法的各個步驟的剖面示意圖。

具體實施方式