[發明專利]用于局部重配置模擬的方法和系統

有效

• 申請號: 201210228928.6
• 申請日: 2012-06-29
• 公開（公告）號: CN102855147B
• 公開（公告）日: 2017-06-16
• 發明（設計）人: D·W·孟德爾;M·A·哈拉夫;夏任新
• 申請（專利權）人: 阿爾特拉公司
• 主分類號: G06F9/445
• 分類號: G06F9/445
• 代理公司: 北京市金杜律師事務所11256
• 代理人: 吳立明

1.一種用于模擬和實現集成電路的方法，包括：

在計算系統中模擬包括固定邏輯區域和多個可重配置邏輯區域的器件，所述固定邏輯區域用于執行固定的功能，并且所述多個可重配置邏輯區域可重配置用于執行與多個設計相關聯的功能，其中所述多個設計包括第一設計和第二設計；以及

在所述器件的模擬運行的同時接收運行時間參數并且響應于所述運行時間參數重配置從所述第一設計到所述第二設計的所述多個可重配置邏輯區域中的至少一個可重配置區域；以及

識別具有對應于在所述至少一個可重配置區域的所述重配置之后并且在所述至少一個可重配置區域的子系統重置之前的不確定狀態的值的至少一個輸出信號。

2.根據權利要求1所述的方法，其中所述固定邏輯區域以及所述多個可重配置邏輯區域中的分別實現所述第一設計和所述第二設計的兩個可重配置邏輯區域共享公共接口。

3.根據權利要求1所述的方法，其中可重配置邏輯區域包括包裝器模塊，所述包裝器模塊用于接收所述運行時間參數，所述運行時間參數引導從所述第一設計到所述第二設計的切換。

4.根據權利要求1所述的方法，進一步包括：

接收所述多個設計的列表；

接收識別所述多個設計的配置的信號；

接收在局部重配置期間具有預定的屬性的信號的列表；

接收用于將第一接口轉換成第二接口的允許的接口的列表；以及

將所述第一接口轉換成所述第二接口，所述第二接口在允許的接口的所述列表之中。

5.根據權利要求1所述的方法，進一步包括：

接收將設計重置的信號；以及

接收識別所述多個可重配置邏輯區域中的生成輸出信號的至少一個可重配置邏輯區域的信號，其中所述輸出信號向所述固定邏輯區域通知所述多個可重配置邏輯區域中的所述至少一個可重配置邏輯區域正在經歷局部重配置。

6.根據權利要求4所述的方法，其中所述第一接口是高級微控制器總線結構AMBA接口，并且所述第二接口是Avalon接口。

7.根據權利要求1所述的方法，進一步包括：

確定所述第一設計具有不同于所述第二設計的第二接口的第一接口；以及

響應于具有不同于所述第二設計的所述第二接口的所述第一接口的所述第一設計，應用仲裁器來將所述第一接口轉換成與所述第二接口相同。

8.根據權利要求1所述的方法，進一步包括：

產生可合成源文件，所述可合成源文件可操作用以響應于接收編譯時間參數而從所述第一設計切換到所述第二設計；以及

產生可模擬源文件，所述可模擬源文件用于響應于接收運行時間參數而從所述第一設計切換到所述第二設計。

9.根據權利要求8所述的方法，其中所述可模擬源文件可操作用以：

識別對具有指定屬性的包裝器模塊的輸入；

識別至少一個輸出信號在局部重配置期間的值，其中所述值選自由下列各值組成的組：不確定、上一個值、1和0，其中所述至少一個輸出信號源于所述至少一個可重配置邏輯區域。

10.根據權利要求1所述的方法，進一步包括將所述多個設計中的每個設計分配為組，

其中被包括在第一組中的設計響應于接收運行時間參數而被切換，并且

其中被包括在第二組中的設計響應于接收編譯時間參數而被切換。

11.一種用于模擬和實現集成電路的系統，包括：

處理器，其用于模擬包括固定邏輯區域和多個可重配置邏輯區域的器件，所述固定邏輯區域用于執行固定的功能，并且所述多個可重配置邏輯區域可重配置并且用于執行與多個設計相關聯的功能，其中所述多個設計包括第一設計和第二設計；以及

接口，其用于在所述器件的模擬運行的同時接收運行時間參數并且響應于所述運行時間參數重配置從所述第一設計到所述第二設計的所述多個可重配置邏輯區域中的至少一個可重配置區域；以及

識別具有對應于在所述至少一個可重配置區域的所述重配置之后并且在所述至少一個可重配置區域的子系統重置之前的不確定狀態的值的至少一個輸出信號。

12.根據權利要求11所述的系統，其中可重配置邏輯區域包括包裝器模塊，所述包裝器模塊用于接收所述運行時間參數，所述運行時間參數引導從所述第一設計到所述第二設計的切換。