[發明專利]半導體器件制造方法

有效

• 申請號: 201210228598.0
• 申請日: 2012-07-02
• 公開（公告）號: CN103531540A
• 公開（公告）日: 2014-01-22
• 發明（設計）人: 韓鍇;王曉磊;王文武;楊紅;馬雪麗
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/28;H01L21/265
• 代理公司: 北京藍智輝煌知識產權代理事務所(普通合伙) 11345
• 代理人: 陳紅

技術領域

本發明涉及半導體器件制造方法領域，特別地，涉及一種具有雙功函數金屬柵的CMOS晶體管的制造方法。

背景技術

隨著CMOS器件特征尺寸越來越小，為了實現大的飽和電流，必須降低晶體管的閾值電壓。在眾多可實施的方案中，一個方法是利用帶邊功函數金屬柵來降低晶體管閾值電壓，而對于CMOS中的兩種不同晶體管，PMOS和NMOS，這就需要采用兩種不同功函數的金屬柵，即雙功函數金屬柵。通常情況下，采用不同材料來獲得雙功函數金屬柵，對金屬刻蝕技術要求較高，且增加了工藝流程，提高了工藝的復雜度。

因此，需要提供一種新的具有雙功函數金屬柵的晶體管的制造方法，以解決上述問題，并更好地確保晶體管性能。

發明內容

本發明提供一種半導體器件制造方法，用于制造具有雙功函數金屬柵的CMOS晶體管，具體包括如下步驟：

提供半導體襯底，在該半導體襯底上形成STI結構，并進行阱區注入，形成NMOSFET區域和PMOSFET區域；

全面性地形成第一柵極絕緣層；

全面性地形成第一柵極；

刻蝕位于PMOSFET區域的第一柵極的至少部分厚度；

全面性地形成鋁金屬層；

對所述鋁金屬層進行退火；

沉積金屬填充層，完成CMOS晶體管的金屬柵極。

根據本發明的一個方面，所述第一柵極絕緣層的材料為高K柵極絕緣材料，其厚度為2-4nm；或者，所述第一柵極絕緣層的材料為SiO₂，其厚度為5-7nm。

根據本發明的一個方面，所述第一柵極的材料為TiN、MoN或TaN，厚度為2-15nm。

根據本發明的一個方面，在刻蝕位于PMOSFET區域的第一柵極的至少部分厚度工藝中，至少刻蝕位于PMOSFET區域的第一柵極的三分之一厚度。

根據本發明的一個方面，在刻蝕位于PMOSFET區域的第一柵極的至少部分厚度工藝中，刻蝕位于PMOSFET區域的第一柵極的全部厚度，并且，在沉積所述金屬填充層之前，全面性地形成第二柵極材料層；所述第二柵極材料層的材料為TiN、MoN或TaN，厚度為2-15nm。

根據本發明的一個方面，刻蝕位于PMOSFET區域的第一柵極的至少部分厚度具體包括：形成掩膜層，該掩膜層覆蓋NMOSFET區域而暴露出PMOSFET區域，然后，各向異性地刻蝕位于PMOSFET區域的第一柵極。

根據本發明的一個方面，所述鋁金屬層的厚度為0.1-5nm。

根據本發明的一個方面，采用離子注入工藝引入所述鋁金屬層，注入能量為0.1-15keV，劑量為1e14-5e16/cm²。

根據本發明的一個方面，對所述鋁金屬層進行退火的具體工藝條件為：退火溫度為300-1000℃，退火時間為5s-2min。

根據本發明的一個方面，所述金屬填充層的材料為TaN、TiAl或W。

根據本發明的一個方面，采用后柵工藝，在進行阱區注入、形成NMOSFET區域和PMOSFET區域之后，以及在全面性地形成第一柵極絕緣層之前：形成犧牲性柵極絕緣層、犧牲性柵極，定義柵極圖形；形成柵極間隙壁，其覆蓋所述犧牲性柵極和犧牲性柵極絕緣層的側壁；形成柵極間介質層；去除犧牲性柵極絕緣層和犧牲性柵極，形成柵極空洞。

本發明的優點在于：在不同MOS區域，僅通過一次光刻和金屬刻蝕工藝，形成不同厚度的柵極材料，然后，將金屬鋁作為調節功函數的金屬引入，通過退火工藝，利用Al停留在柵極層可以獲得較低功函數、進入柵絕緣層可以獲得較高功函數的特點，實現了CMOS晶體管的雙功函數金屬柵，簡化了雙功函數晶體管的集成工藝。

附圖說明

圖1-圖7本發明提供的一種具有雙功函數金屬柵的CMOS晶體管的制造方法的流程示意圖。

具體實施方式

以下，通過附圖中示出的具體實施例來描述本發明。但是應該理解，這些描述只是示例性的，而并非要限制本發明的范圍。此外，在以下說明中，省略了對公知結構和技術的描述，以避免不必要地混淆本發明的概念。

本發明提供一種半導體器件制造方法，特別地涉及到具有雙功函數金屬柵的CMOS晶體管的制造方法，其制造流程參見附圖1-5。