[發明專利]一種帶浮空場板的超結金屬氧化物場效應管終端結構

有效

• 申請號: 201210227688.8
• 申請日: 2012-06-30
• 公開（公告）號: CN102760756A
• 公開（公告）日: 2012-10-31
• 發明（設計）人: 祝靖;張龍;吳逸凡;錢欽松;孫偉鋒;陸生禮;時龍興
• 申請（專利權）人: 東南大學
• 主分類號: H01L29/40
• 分類號: H01L29/40;H01L29/06
• 代理公司: 南京天翼專利代理有限責任公司 32112
• 代理人: 湯志武

技術領域

本發明屬于半導體功率器件技術領域，涉及受可動離子沾污影響的硅制高壓功率器件，特別適用于硅制超結縱向雙擴散金屬氧化物場效應晶體管(Superjunction?VDMOS,即超結VDMOS，一下均簡寫為超結VDMOS)，更具體的說，涉及一種在高溫反偏條件下具有高可靠性的硅制超結VDMOS的終端結構。

背景技術

目前，功率器件在日常生活、生產等領域的應用越來越廣泛，特別是功率金屬氧化物半導體場效應晶體管，由于它們擁有較快的開關速度、較小的驅動電流、較寬的安全工作區，因此受到了眾多研究者們的青睞。如今，功率器件正向著提高工作電壓、增加工作電流、減小導通電阻和集成化的方向發展。超結的發明是功率金屬氧化物半導體場效應晶體管技術上的一個里程碑。

功率器件不僅在國防、航天、航空等尖端技術領域倍受青睞，在工業，民用家電等領域也同樣為人們所重視。隨著功率器件的日益發展，其可靠性也已經成為人們普遍關注的焦點。功率器件為電子設備提供所需形式的電源和電機設備提供驅動，幾乎一切電子設備和電機設備都需用到功率器件，所以對器件可靠性的研究有著至關重要的意義。

可靠性的定義是產品在規定的條件下和規定的時間內，完成規定功能的能力。所謂規定的條件，主要指使用條件和環境條件。使用條件是指那些將進入到產品或材料內部而起作用的應力條件，如電應力、化學應力和物理應力。可靠性試驗的范圍非常廣泛，其目的是為了考核電子元器件等電子產品在儲存、運輸和工作過程中可能遇到各種復雜的機械、環境條件。

由于功率器件的應用場合，高溫高壓條件下的可靠性性顯得尤為重要，高溫反偏(High?Temperature?Reverse?bias,HTRB)測試正是為了評估功率芯片在高溫反偏條件下的使用壽命以及可靠性所進行的一種可靠性測試；在高溫高壓條件下由封裝引入的可動離子(主要是納離子)會有一定幾率穿過功率器件芯片的鈍化層和介質層進入到硅與二氧化硅的界面，這些可動離子會改變功率器件的硅表面電場分布使器件的耐壓退化。因此，降低功率器件在高溫反偏測試下的耐壓敏感度有著極其重要的意義。

通過在超結VDMOS的終端結構硅表面設置可動離子阻斷結構能夠抑制可動離子由超結VDMOS的終端結構區域向芯片中心區域移動。一方面，可動離子阻斷結構能夠隔斷氧化層，切斷可動離子移動的路徑；另一方面，由場板構成的可動離子阻斷結構能夠感應出與可動離子極性相反極性的電荷，補償可動離子，確保硅表面的電場不受可動離子的影響。

發明內容

本發明提供一種帶浮空場板的超結金屬氧化物場效應管終端結構，所涉及的結構能夠隔斷氧化層，切斷可動離子擴散的路徑，終端表面電勢分布更為均勻；抑制浮空場板末端的峰值電場，提高超結VDMOS芯片在高溫反偏工作條件下的可靠性。

本發明采用如下技術方案：

一種帶浮空場板的超結金屬氧化物場效應管終端結構，包括：兼做漏區的N型重摻雜硅襯底、過渡區I及終端區II，在N型重摻雜硅襯底的下表面設置有漏極金屬，在N型重摻雜硅襯底的上表面設有N型摻雜硅外延層，在N型摻雜硅外延層內設有過渡區I及終端區II且終端區II位于過渡區I外部，在過渡區I內設有過渡區I的超結結構，在終端區II內設有終端區II的超結結構，所述的超結結構包括P型摻雜硅柱狀區域和N型摻雜硅柱狀區域，P型摻雜硅柱狀區域和N型摻雜硅柱狀區域交替排列，在過渡區I內設有P型摻雜半導體區且P型摻雜半導體區與過渡區I的內邊界相鄰，在N型摻雜硅外延層上設有N型重摻雜半導體區且N型重摻雜半導體區位于終端區II的外部，在N型摻雜硅外延層的上方設有氧化層，在P型摻雜半導體區的上方設有過渡區多晶硅層且過渡區多晶硅層位于氧化層內，在過渡區多晶硅層上電連接有第一金屬場板，且所述第一金屬場板向外覆蓋到過渡區I內的最外側的P型摻雜柱狀半導體區上方，在終端區II的超結結構中的各個N型摻雜硅柱狀區域的上方分別設有終端區多晶硅層且終端區多晶硅層位于氧化層內，各個終端區多晶硅層分別向過渡區I延伸并分別止于與各個N型摻雜硅柱狀區域相鄰的P型摻雜柱狀半導體區的上方，在各個終端區多晶硅層上電連接有第二金屬場板，且最外側的第二金屬場板以外的其他第二金屬場板向終端區II的外邊界延伸并止于下一塊終端區多晶硅層的上方，最外側的第二金屬場板向終端區II的外邊界延伸并越過與其相連的終端區多晶硅層，所述的終端區多晶硅層覆蓋了半個P型摻雜硅柱狀區域和與其相鄰的至少半個N型摻雜硅柱狀區域。

與現有技術相比，本發明具有如下優點：