[發明專利]金屬互連結構及其制作方法

有效

• 申請號: 201210226475.3
• 申請日: 2012-07-02
• 公開（公告）號: CN103531525A
• 公開（公告）日: 2014-01-22
• 發明（設計）人: 張海洋;伍強;顧一鳴
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/528
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制造領域，尤其涉及一種金屬互連結構及其制作方法。

背景技術

金屬互連結構，是半導體器件不可或缺的結構。在半導體制造過程中，形成的金屬互連結構的質量對半導體器件的性能及半導體制造成本有很大影響。

金屬互連結構，包括金屬互連線圖案及填充在其間的介電材質。兩層金屬互連結構的金屬互連線圖案間、或某層金屬互連結構的金屬互連線與其它金屬層之間存在寄生電容，該寄生電容不利于半導體器件的性能，過大甚至會導致介電層被擊穿。現有技術中，為了降低介電層的寄生電容，一般采用介電常數小的材質作為介電層。行業內，介電常數小的材質可以選擇低K材質（介電常數2.0≤k≤4.0）或超低K材質（介電常數k<2.0）。然而該些材質，由于其比較松軟，機械強度差，在形成大的深寬比的溝槽時，易出現開口尺寸小，溝槽內尺寸大的問題，在其內填充導電材質時會出現底部出現空洞（Void），這也會導致形成的金屬互連結構的導電性變差。

針對上述問題，本發明提出一種新的金屬互連結構的制作方法加以解決。

發明內容

本發明解決的問題是提出一種新的金屬互連結構及其制作方法，以提供一種寄生電容小、且導電性好的金屬互連結構。

為解決上述問題，本發明提供一種金屬互連結構的制作方法，包括：

提供具有目標電連接區域的半導體襯底；

在所述半導體襯底上依次形成圖形化的無定形碳層或光刻膠層，所述圖形化的無定形碳層或光刻膠層包括垂直相連的第一區域與第二區域；

在所述半導體襯底上形成金屬層；

回蝕所述金屬層，保留所述圖形化的無定形碳層或光刻膠層側墻的所述金屬層，去除其它區域的所述金屬層，保留的所述金屬層對應目標電連接區域；

去除所述圖形化的無定形碳層或光刻膠層以形成金屬互連線圖案；

在所述金屬互連線圖案間填充介電材質以形成金屬互連結構。

可選地，所述目標電連接區域為前層金屬互連結構的導電插塞。

可選地，所述第一區域為一個，所述第二區域為一個以上（包含一個）。

可選地，所述金屬層的材質為鋁。

可選地，所述金屬層的材質為氮化銅，回蝕所述金屬層步驟后，去除所述圖形化的無定形碳層或光刻膠層以形成金屬互連線圖案步驟前，對側墻的所述金屬層進行熱處理使得氮化銅變為銅。

可選地，所述熱處理的溫度范圍為100-300攝氏度。

可選地，去除所述圖形化的無定形碳層或光刻膠層為灰化法。

可選地，所述灰化采用的氣體為CO₂與CO的混合氣體、N₂與H₂的混合氣體中的至少一種。

可選地，在所述金屬互連線圖案間所填充的介電材質的介電常數k<2.0。

可選地，所述目標電連接區域形成在介電常數k<2.0的介電材質中。

基于上述制作方法，本發明還提供了一種新的金屬互連結構。

與現有技術相比，本發明具有以下優點：針對介電層采用低K材質或超低K材質可能出現的導電材質填充效果不佳造成導電性變差問題，本發明提出降低金屬連接結構的金屬互連線圖案的面積或稱尺寸，換言之，降低電容上下極板的面積，上述方案是通過自對準雙重圖案工藝（Self?aligned?Double?Patterning）實現的，具體地：首先在具有目標電連接區域的半導體襯底上形成圖形化的無定形碳層或光刻膠層，所述圖形化的無定形碳層或光刻膠層包括垂直相連的第一區域與第二區域；接著在所述半導體襯底上形成金屬層；然后回蝕所述金屬層，保留所述圖形化的無定形碳層或光刻膠層側墻的所述金屬層，去除其它區域的所述金屬層；之后去除所述圖形化的無定形碳層或光刻膠層以形成金屬互連線圖案；可以看出，上述方法采用了側墻構圖技術（Spacer?Patterning），克服了在形成溝槽過程中需要的光刻工藝由于自身衍射現象造成的溝槽尺寸極限，進而降低了形成寄生電容上下極板的面積，更重要地，由于上下極板的尺寸進行了減小，這使得上下極板有可能出現不對準的情況，這能進一步降低寄生電容。

可選方案中，所述第一區域為一個，所述第二區域為兩個及其以上，這使得形成的金屬互連線圖案為蛇形，滿足某些對金屬互連結構的使用需求。

可選方案中，在所述金屬互連線圖案間所填充的介電材質的介電常數k<2.0，由于金屬互連線圖案已經形成，因而在其內填充超低K的介電材質能進一步降低寄生電容。

附圖說明