[發(fā)明專利]CMOS管的形成方法有效
| 申請?zhí)枺?/td> | 201210226457.5 | 申請日: | 2012-07-02 |
| 公開(公告)號: | CN103531452A | 公開(公告)日: | 2014-01-22 |
| 發(fā)明(設(shè)計(jì))人: | 三重野文健 | 申請(專利權(quán))人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/28 | 分類號: | H01L21/28;H01L21/8238 |
| 代理公司: | 北京集佳知識產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 駱蘇華 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | cmos 形成 方法 | ||
1.一種CMOS管的形成方法,其特征在于,包括:
提供半導(dǎo)體襯底,所述半導(dǎo)體襯底包括NMOS區(qū)域和與其相隔PMOS區(qū)域,其中,所述NMOS區(qū)域的半導(dǎo)體襯底表面形成有第一偽柵極結(jié)構(gòu),位于所述第一偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成有第一源/漏區(qū),所述PMOS區(qū)域的半導(dǎo)體襯底表面形成有第二偽柵極結(jié)構(gòu),位于所述第二偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)形成有第二源/漏區(qū),且所述PMOS區(qū)域的半導(dǎo)體襯底、第二源/漏區(qū)和第二偽柵極結(jié)構(gòu)表面覆蓋有第一掩膜層;
以所述第一掩膜層為掩膜,形成覆蓋所述第一源/漏區(qū)表面的第一金屬硅化物層;
形成第一金屬硅化物層后,去除所述第一掩膜層;
形成位于所述半導(dǎo)體襯底表面的層間介質(zhì)層,所述層間介質(zhì)層與所述第一偽柵極結(jié)構(gòu)和第二偽柵極結(jié)構(gòu)表面齊平;
刻蝕所述層間介質(zhì)層,形成暴露出部分所述第二源/漏區(qū)表面的開口;
通過所述開口在第二源/漏區(qū)表面形成第二金屬硅化物層。
2.如權(quán)利要求1所述的CMOS管的形成方法,其特征在于,所述第一金屬硅化物層的材料為NiSi2和NiSi中的一種或多種組合。
3.如權(quán)利要求1所述的CMOS管的形成方法,其特征在于,所述第一金屬硅化物層中還摻雜有鉑原子。
4.如權(quán)利要求1所述的CMOS管的形成方法,其特征在于,所述第一金屬硅化物層的厚度為15-50nm。
5.如權(quán)利要求1所述的CMOS管的形成方法,其特征在于,所述第一金屬硅化物層的形成工藝為沉積工藝和退火工藝;或者為離子摻雜工藝。
6.如權(quán)利要求5所述的CMOS管的形成方法,其特征在于,所述沉積工藝為濺射鍍膜工藝,所述濺射鍍膜工藝的參數(shù)范圍為:底部壓強(qiáng)為5E-7托~5E-9托,濺射氣壓為0.3-0.8帕,射頻功率為30瓦-80瓦,射頻頻率為10-15兆赫茲,直流偏置功率為3500瓦-4500瓦。
7.如權(quán)利要求5所述的CMOS管的形成方法,其特征在于,當(dāng)采用沉積工藝形成第一金屬硅化物層時(shí),其形成步驟包括:形成覆蓋所述第一源/漏區(qū)表面的第一金屬層;對所述第一源/漏區(qū)和第一金屬層進(jìn)行第一退火處理。
8.如權(quán)利要求7所述的CMOS管的形成方法,其特征在于,所述第一退火工藝的工藝參數(shù)范圍為:退火溫度為300攝氏度-750攝氏度,退火時(shí)間為5分鐘-60分鐘。
9.如權(quán)利要求7所述的CMOS管的形成方法,其特征在于,所述第一退火工藝為快速熱退火工藝,其工藝參數(shù)范圍為:退火溫度為700攝氏度-900攝氏度,退火時(shí)間為10秒-120秒。
10.如權(quán)利要求7所述的CMOS管的形成方法,其特征在于,所述第一金屬層的材料為Ni或NiPt。
11.如權(quán)利要求7所述的CMOS管的形成方法,其特征在于,當(dāng)所述第一金屬層的材料為NiPt時(shí),Pt在NiPt的原子百分比含量小于5%。
12.如權(quán)利要求7所述的CMOS管的形成方法,其特征在于,還包括:待完成所述第一退火處理后,去除所述第一金屬層。
13.如權(quán)利要求1所述的CMOS管的形成方法,其特征在于,所述開口暴露出的部分第二源/漏區(qū)表面占總的第二源/漏區(qū)表面的面積比為1:3~1:10。
14.如權(quán)利要求1所述的CMOS管的形成方法,其特征在于,所述第二金屬硅化物層的材料為NiSi2和NiSi中的一種或多種組合。
15.如權(quán)利要求1所述的CMOS管的形成方法,其特征在于,所述第二金屬硅化物層的形成工藝為沉積工藝和退火工藝;或者為離子摻雜工藝。
16.如權(quán)利要求15所述的CMOS管的形成方法,其特征在于,所述沉積工藝為原子層沉積工藝,采用的反應(yīng)物為:雙(二甲氨基-2-甲基-2-丁氧基)鎳、氫氣和氨氣,沉積溫度為200攝氏度-400攝氏度。
17.如權(quán)利要求15所述的CMOS管的形成方法,其特征在于,當(dāng)采用沉積工藝形成所述第二金屬硅化物層時(shí),其形成步驟包括:在所述開口內(nèi)的第二源/漏區(qū)表面形成第二金屬層;對所述第二源/漏區(qū)和第二金屬層進(jìn)行第二退火處理。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國際集成電路制造(上海)有限公司,未經(jīng)中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210226457.5/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





