[發明專利]通過去除沉積在掩模的空白上的膜來減少掩模重疊誤差

有效

• 申請號: 201210226332.2
• 申請日: 2012-06-29
• 公開（公告）號: CN103258068A
• 公開（公告）日: 2013-08-21
• 發明（設計）人: 李信昌;陳嘉仁;葉勵志;嚴濤南
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

技術領域

本發明涉及半導體領域，更具體地，本發明涉及一種通過去除沉積在掩模的空白上的膜來減少掩模重疊誤差。

背景技術

半導體集成電路(IC)工業經歷了快速發展。在IC演進的過程中，在幾何尺寸(即，可以使用制造工藝創建的最小組件(或線))減小的同時，功能密度(即，每芯片面積互連器件的數量)通常增加。按比例縮小工藝通常通過增加生產效率并且降低相關成本提供益處。這樣的按比例縮小還增加了工藝和制造IC的復雜性，并且對于將被實現的這些優點，需要IC制造中的類似發展。

例如，隨著器件尺寸縮小，掩模重疊日益變得重要。IC通常通過使用光刻掩模組對半導體晶圓上的部件進行分層來裝配。該組中的每個掩模都具有通過透射或反射區域形成的圖案。在光刻曝光期間，在將光刻膠涂層施加在晶圓上之前，諸如超紫外線光的輻射穿過掩模或反射離開掩模。掩模將圖案轉印到光刻膠上，然后被選擇性地去除以暴露圖案。然后，晶圓經過利用剩余光刻膠的形狀在晶圓上產生電路部件的工藝步驟。當工藝步驟完成時，光刻膠被重新應用并且使用下一個掩模曝光晶圓。以此方式，部件被分層，以產生最終電路。

不管掩模是否沒有誤差，如果所有或部分掩模不適當地對準，則得到的部件可能不與結合層正確地對準。這可能導致降低的器件性能或整個器件故障。對準誤差導致的一個結果是掩模應力。應力可能導致掩模翹曲，影響部件布置并且產生不能由傳統對準技術解決的層重疊誤差。翹曲的幅度是所關心的問題，但是掩模之間的翹曲差異還造成了重疊誤差。為此，量化跨過組中的掩模的應力是有益的。翹曲仍然可能發生，但是效果在掩模之間并由此在電路層之間更加一致。從而，將造成翹曲的因素同步的方法具有顯著減少重疊誤差并且改進產量的潛力。

發明內容

為了解決現有技術中所存在的問題，根據本發明的一個方面，提供了一種用于掩模設計的方法，所述方法包括：創建掩模設計數據庫，其中，所述掩模設計數據庫對應于掩模并包含框架區域和包括有一個或多個管芯的管芯區域；識別所述框架區域內的一個或多個基準部件；識別所述框架區域內的空閑框架區域，其中，所述空閑框架區域排除所述一個或多個基準部件，并且所述空閑框架區域具有一密度；基于參考掩模設計的參考空閑框架區域確定用于所述空閑框架區域的參考密度，其中，所述參考掩模設計對應于參考掩模，并且所述掩模被配置成與所述參考掩模對準；修改所述掩模設計數據庫的所述空閑框架區域，使得所述掩模設計數據庫的所述空閑框架區域的密度對應于所述參考密度；以及提供修改后的掩模設計數據庫。

在所述方法中，創建所述掩模設計數據庫包括：接收對應于管芯的管芯數據庫；創建所述掩模設計數據庫；表征所述掩模設計數據庫內的所述管芯區域；在所述掩模設計數據庫中例示設置在所述管芯區域內的管芯的一個或多個實例；表征所述掩模設計數據庫內的所述框架區域；在所述掩模設計數據庫內例示設置在所述框架區域內的一個或多個基準部件。

在所述方法中，基于所述參考掩模設計的所述參考空閑框架區域確定用于所述空閑框架區域的參考密度，包括：接收具有框架區域的所述參考掩模設計；識別所述參考掩模設計的所述框架區域內的所述參考空閑框架區域，所述參考空閑框架區域對應于所述掩模設計數據庫的所述空閑框架區域；以及基于所述參考空閑框架區域確定所述參考密度。

在所述方法中，所述參考密度被配置成減少掩模翹曲。

在所述方法中，進一步包括：識別鄰近所述一個或多個基準部件設置的一個或多個填充區域，其中，所述空閑框架區域進一步排除所述一個或多個填充區域。

在所述方法中，進一步包括：識別被配置成減少掩模翹曲的一個或多個填充區域，其中，所述空閑框架區域進一步排除所述一個或多個填充區域。

在所述方法中，第三掩模具有包含第三掩模基準部件的框架區域，所述方法進一步包括：識別對應于所述第三掩模基準部件的填充區域，其中，所述空閑框架區域進一步排除所述填充區域。