[發(fā)明專利]CMOS管的形成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210226016.5
• 申請(qǐng)日: 2012-07-02
• 公開（公告）號(hào): CN103531539A
• 公開（公告）日: 2014-01-22
• 發(fā)明（設(shè)計(jì)）人: 洪中山
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類號(hào): H01L21/8238
• 分類號(hào): H01L21/8238
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種CMOS管的形成方法。?

背景技術(shù)

目前，互補(bǔ)型金屬氧化物半導(dǎo)體管（Complementary?Metal-Oxide-Semiconductor，CMOS）已成為芯片中的基本器件。所述CMOS管包括：P型金屬氧化物半導(dǎo)體（PMOS）和N型金屬氧化物半導(dǎo)體（NMOS）。?

隨著半導(dǎo)體制造技術(shù)的發(fā)展，CMOS管不斷的等比例縮小，以獲得集成度更高的芯片。然而，當(dāng)CMOS管縮小到一定程度后，CMOS管中的柵極長(zhǎng)度縮短至極限，短溝道效應(yīng)凸顯。為了控制短溝道效應(yīng)，提高柵電極電容，現(xiàn)有技術(shù)采用高K介質(zhì)材料取代傳統(tǒng)的介質(zhì)材料例如氧化硅形成柵介質(zhì)層，采用金屬材料例如鋁（Al）取代多晶硅作為柵電極。?

為調(diào)節(jié)CMOS管中PMOS管和NMOS管柵極的閾值電壓，還需要在PMOS管、NMOS管的柵介質(zhì)層表面形成功能層（work?function?layer），由于形成的PMOS管和NMOS管的功能層不一樣，現(xiàn)有技術(shù)形成互補(bǔ)型金屬氧化物半導(dǎo)體管時(shí)，在形成PMOS管的區(qū)域和形成NMOS管的區(qū)域形成偽柵極結(jié)構(gòu)，以所述偽柵極結(jié)構(gòu)為掩膜形成源/漏區(qū)后，需要去除上述兩個(gè)區(qū)域中的一個(gè)區(qū)域中的偽柵極結(jié)構(gòu)，依次形成柵介質(zhì)層、功能層和柵電極層，然后去除另一個(gè)區(qū)域中的偽柵極結(jié)構(gòu)，再依次形成位于該區(qū)域的柵介質(zhì)層、功能層和柵電極層。?

現(xiàn)有技術(shù)形成的CMOS管的性能不夠穩(wěn)定。?

發(fā)明內(nèi)容

本發(fā)明解決的問(wèn)題是提供性能穩(wěn)定的CMOS管的形成方法。?

為解決上述問(wèn)題，本發(fā)明實(shí)施例的CMOS管的形成方法，包括：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第一區(qū)域和與之相鄰但相隔的第二區(qū)域，所述第一區(qū)域的半導(dǎo)體襯底表面具有第一偽柵極結(jié)構(gòu)，所述第二區(qū)域的半導(dǎo)體襯底表面具有第二偽柵極結(jié)構(gòu)；在所述第一偽柵極結(jié)構(gòu)表面形成第一無(wú)定型硅層；形成位于所述半導(dǎo)體襯底表面的層間介質(zhì)層，所述層間介質(zhì)層暴露出第一無(wú)定型硅層和第二偽柵極結(jié)構(gòu)表面；待形成層間介質(zhì)層后，采用濕法刻蝕工藝去除所述第二偽柵極結(jié)構(gòu)，形成第二開口；在所述第二開口內(nèi)形成第二柵極結(jié)構(gòu)；去除第一偽柵極結(jié)構(gòu)和第一無(wú)定型硅層，形成第一開口；在所述第一開口內(nèi)形成第一柵極結(jié)構(gòu)。?

可選地，所述第一無(wú)定型硅層的形成工藝為離子摻雜工藝。?

可選地，所述離子摻雜工藝的工藝參數(shù)范圍為：能量為10千電子伏~100千電子伏，離子劑量為3E14原子數(shù)/平方厘米~2E15原子數(shù)/平方厘米。?

可選地，所述第一無(wú)定型硅層的厚度大于等于50埃。?

可選地，所述第一無(wú)定型硅層的厚度為50埃-200埃。?

可選地，所述濕法刻蝕工藝采用的化學(xué)試劑為四甲基氫氧化氨或氨水。?

可選地，當(dāng)采用四甲基氫氧化氨作為化學(xué)試劑時(shí)，所述濕法刻蝕工藝的工藝參數(shù)范圍為：溫度為15~70攝氏度，時(shí)間為20~500秒。?

可選地，當(dāng)所述第一區(qū)域用于形成NMOS管，所述第二區(qū)域用于形成PMOS管時(shí)，還包括：在采用摻雜工藝在所述第一偽柵極結(jié)構(gòu)表面形成第一無(wú)定型硅層的同時(shí)，在所述第一偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)摻雜形成第二無(wú)定型硅層。?

可選地，還包括：待形成第二開口后，對(duì)所述第二無(wú)定型硅層進(jìn)行退火處理，形成具有位錯(cuò)的單晶硅層。?

可選地，所述第二無(wú)定型硅層產(chǎn)生位錯(cuò)的界面與半導(dǎo)體襯底表面之間的夾角為30度-60度。?

可選地，所述退火處理采用的退火氣體為氦氣、氮?dú)狻睔狻錃饣螂畾狻?

可選地，所述退火處理的工藝參數(shù)范圍為：溫度為500攝氏度-700攝氏度，退火時(shí)間為10分鐘-60分鐘。?

可選地，還包括：形成覆蓋所述第一區(qū)域的半導(dǎo)體襯底表面和第一偽柵極結(jié)構(gòu)側(cè)壁的第一刻蝕阻擋層；形成覆蓋所述第二區(qū)域的半導(dǎo)體襯底表面和第二偽柵極結(jié)構(gòu)側(cè)壁的第二刻蝕阻擋層。?

可選地，所述第一刻蝕阻擋層的形成工藝為等離子體沉積工藝，所述等離子體沉積工藝采用的反應(yīng)氣體為氨氣、氮?dú)夂凸柰椤?

可選地，所述等離子體沉積工藝的工藝參數(shù)范圍為：所述氨氣占總的反應(yīng)氣體的體積百分比為10-15%，氮?dú)庹伎偟姆磻?yīng)氣體的體積百分比為2-6%，硅烷占總的反應(yīng)氣體的體積百分比為79-88%。?

可選地，所述等離子體沉積工藝的工藝參數(shù)范圍為：反應(yīng)壓強(qiáng)為0.08帕-0.2帕，反應(yīng)溫度為300攝氏度-400攝氏度，射頻功率為50瓦-100瓦，射頻頻率為10兆赫茲~20兆赫茲。?