[發明專利]一種打薄晶圓降低分裂閃存單元失敗率的工藝方法

無效

• 申請號: 201210225800.4
• 申請日: 2012-07-03
• 公開（公告）號: CN103123913A
• 公開（公告）日: 2013-05-29
• 發明（設計）人: 魏文
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247;H01L21/304;B24B37/02
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 王敏杰

技術領域

本發明涉及一種半導體晶片的減薄工藝，尤其涉及一種打薄晶圓降低分裂閃存單元失敗率的工藝方法。?

背景技術

分裂柵閃存單元廣泛地被用作編碼存儲應用于嵌入式內存產品中，由于編碼區域不允許有任何一個很小的失效，所以對閃存的良率有更高的要求。?

分裂柵閃存單元的特別結構：4根字線（WL）并行共享1根源線（SL），會造成閃存在按頁做編程時，被4根字線（WL）所共用的源線（SL）一直處在高電位（10.5V），這容易引起不需編程的后臺傳輸服務被編程干擾。(如圖1所示)?

實驗研究表明，每個頁面里最不牢靠的字節遭受到的編程串擾主要來源于不共享WL的那些字節，編程干擾機理主要是反向隧穿編程串擾。

晶片在CP階段雖然通過了每個細小的編程操作，但由于芯片在后段減薄封裝時會受到外界機械力和電場方面的影響，會使得閃存的局部抗編程串擾的有限余量部分消耗，從而導致成品閃存編程串擾的失效。?

尤其是現今很多產品應用都要求芯片封裝更加短小精薄，對芯片的厚度甚至要求小于150微米的厚度，傳統的晶片減薄加拋光工藝對分裂柵閃存單元芯片抗編程串擾能力會有很大程度的削弱。2000目或者5000目的研磨砂輪，搭配拋光工藝不能滿足芯片成品良率的要求。從而尋求優化的晶片減薄工藝條件，對閃存成品的最終良率至關重要。?

發明內容????

發明公開了一種打薄晶圓降低分裂閃存單元失敗率的工藝方法。用以解決現有技術中對于芯片在后段減薄封裝時會受到外界機械力和電場方面的影響，會使得閃存的局部抗編程串擾的有限余量部分消耗，從而導致成品閃存編程串擾的失效的問題。

為實現上述目的，發明采用的技術方案是：?

一種打薄晶圓降低分裂閃存單元失敗率的工藝方法，其中，包括以下工藝步驟：

步驟一，將圓片放置于卡盤上，并將所需研磨的一面朝上放置；

步驟二，固定圓片在卡盤中的位置；

步驟三，利用研磨砂輪對所述圓片所需研磨的一面進行研磨，在研磨時所述研磨砂輪與所述卡盤同時旋轉；

步驟四，研磨結束，清理所述圓片表面；

步驟五，不對研磨結束的圓片進行拋光，直接進入下一工序。

上述的工藝方法，其中，所述研磨砂輪的直徑大于所述圓片的直徑，且所述研磨砂輪覆蓋于所述圓片表面。?

上述的工藝方法，其中，所述研磨砂輪與所述卡盤平行。?

上述的工藝方法，其中，所述研磨砂輪與所述卡盤旋轉的方向不一致。?

上述的工藝方法，其中，所述研磨砂輪至少為8000目。?

上述的工藝方法，其中，在所述步驟三中，在研磨時使用冷卻液帶走研磨下來的雜質。?

上述的工藝方法，其中，所述步驟四中，研磨結束后所述圓片減薄后的厚度為150UM。?

本發明中一種打薄晶圓降低分裂閃存單元失敗率的工藝方法，采用了如上方案具有以下效果：?

1、有效地優化了圓片的減薄工藝條件，并使用8000目的研磨砂輪研磨且不拋光；

2、同時能使圓片減薄后的成品閃存編程串擾失效率將為0%。

附圖說明

通過閱讀參照如下附圖對非限制性實施例所作的詳細描述，發明的其它特征，目的和優點將會變得更明顯。?

圖1為分裂柵閃存單元的特別結構的示意圖；?

圖2為一種打薄晶圓降低分裂閃存單元失敗率的工藝方法的流程示意圖；

圖3為一種打薄晶圓降低分裂閃存單元失敗率的工藝方法的設備結構示意圖；

圖4為一種打薄晶圓降低分裂閃存單元失敗率的工藝方法的研磨圓片的示意圖。

參考圖序：圓片1、卡盤2、研磨砂輪3。?

具體實施方式

為了使發明實現的技術手段、創造特征、達成目的和功效易于明白了解，下結合具體圖示，進一步闡述本發明。?

如圖2-4所示，在本發明的具體實施例中，一種打薄晶圓降低分裂閃存單元失敗率的工藝方法，其中，包括以下工藝步驟：?

步驟一，將圓片1放置于卡盤2上，并將所需研磨的一面朝上放置；?

步驟二，固定圓片1在卡盤2中的位置；?

步驟三，利用研磨砂輪3對圓片1所需研磨的一面進行研磨，在研磨時研磨砂輪3與卡盤2同時旋轉；?

步驟四，研磨結束，清理圓片1表面；?

步驟五，不對研磨結束的圓片1進行拋光，直接進入下一工序。?