[發(fā)明專利]一種計(jì)算機(jī)組成原理實(shí)驗(yàn)平臺(tái)

無效

• 申請(qǐng)?zhí)枺?/td>: 201210224756.5
• 申請(qǐng)日: 2012-07-02
• 公開（公告）號(hào): CN102789728A
• 公開（公告）日: 2012-11-21
• 發(fā)明（設(shè)計(jì)）人: 丁偉;肖鐵軍
• 申請(qǐng)（專利權(quán)）人: 江蘇大學(xué)
• 主分類號(hào): G09B23/18
• 分類號(hào): G09B23/18
• 代理公司: 南京蘇高專利商標(biāo)事務(wù)所(普通合伙) 32204
• 代理人: 羅敏

1.一種計(jì)算機(jī)組成原理實(shí)驗(yàn)平臺(tái)，其特征在于，包括實(shí)驗(yàn)?zāi)K、嵌入式實(shí)驗(yàn)控制器和PC機(jī)實(shí)驗(yàn)軟件；

所述實(shí)驗(yàn)?zāi)K是FPGA內(nèi)的自由區(qū)域，實(shí)驗(yàn)內(nèi)容由實(shí)驗(yàn)者設(shè)計(jì)實(shí)現(xiàn)；?

所述嵌入式實(shí)驗(yàn)控制器由通信電路、存儲(chǔ)電路、編程接口電路和基于FPGA的SOPC系統(tǒng)組成；

所述PC機(jī)實(shí)驗(yàn)軟件為實(shí)驗(yàn)者提供圖形化操作界面；

所述SOPC系統(tǒng)與實(shí)驗(yàn)?zāi)K集成在一塊FPGA芯片內(nèi)部；所述嵌入式實(shí)驗(yàn)控制器與實(shí)驗(yàn)?zāi)K通過通用內(nèi)部端口連接。

2.如權(quán)利要求1所述的計(jì)算機(jī)組成原理實(shí)驗(yàn)平臺(tái)，其特征在于，

所述SOPC系統(tǒng)包括NIOS軟核處理器、實(shí)驗(yàn)?zāi)K控制器、通信控制器、存儲(chǔ)器控制器和JTAG控制器，它們之間通過Avalon總線連接；所述實(shí)驗(yàn)?zāi)K控制器用于實(shí)驗(yàn)?zāi)K與SOPC系統(tǒng)的連接與通信。

3.如權(quán)利要求1所述的計(jì)算機(jī)組成原理實(shí)驗(yàn)平臺(tái)，其特征在于，

所述PC機(jī)實(shí)驗(yàn)軟件通過任意添加并配置觀察信號(hào)為實(shí)驗(yàn)者提供對(duì)實(shí)驗(yàn)整體和任意局部進(jìn)行檢測(cè)和驗(yàn)證的手段；通過跟蹤實(shí)驗(yàn)過程，并根據(jù)實(shí)驗(yàn)過程自動(dòng)生成實(shí)驗(yàn)報(bào)告；通過動(dòng)態(tài)加載實(shí)驗(yàn)原理圖達(dá)到操作界面與實(shí)驗(yàn)內(nèi)容的一致性。

4.如權(quán)利要求1所述的計(jì)算機(jī)組成原理實(shí)驗(yàn)平臺(tái)，其特征在于，

所述實(shí)驗(yàn)?zāi)K中的實(shí)驗(yàn)內(nèi)容是與教材同步的部件實(shí)驗(yàn)和整機(jī)實(shí)驗(yàn)，或根據(jù)需要自定義的實(shí)驗(yàn)。

5.如權(quán)利要求2所述的計(jì)算機(jī)組成原理實(shí)驗(yàn)平臺(tái)，其特征在于，

所述實(shí)驗(yàn)?zāi)K控制器包含兩類接口信號(hào)，一類是Avalon接口信號(hào)，使其能集成到SOPC系統(tǒng)中；另一類是提供給實(shí)驗(yàn)者調(diào)用的通用內(nèi)部接口信號(hào)，連接學(xué)生實(shí)驗(yàn)?zāi)K，實(shí)現(xiàn)對(duì)實(shí)驗(yàn)?zāi)K的讀寫。