[發明專利]與數據流同步的數據檢索電路

有效

• 申請號: 201210224661.3
• 申請日: 2012-07-02
• 公開（公告）號: CN102736888A
• 公開（公告）日: 2012-10-17
• 發明（設計）人: 程元斌
• 申請（專利權）人: 江漢大學
• 主分類號: G06F7/04
• 分類號: G06F7/04
• 代理公司: 北京三高永信知識產權代理有限責任公司 11138
• 代理人: 徐立

1.一種與數據流同步的數據檢索電路，其特征在于，所述電路包括：

移位寄存器，用于在時鐘信號作用下，每個時鐘周期接收輸入數據流中的一個數據單元，同時將前一個時鐘周期存放的數據移動一個數據單元；

樣本寄存器，用于預先設置樣本數據，所述樣本數據包括若干數據單元；

模2加運算電路，用于將所述移位寄存器中的數據和所述樣本寄存器中的數據進行模2加運算；

提取指示寄存器，用于指示所述模2加運算的運算結果中的有效位部分；

結果提取與判決電路，用于提取所述模2加運算的運算結果中的有效位部分；并根據所述有效位部分判決是否檢索到與所述樣本數據一致的數據；若判決為檢索到與所述樣本數據一致的數據，則產生匹配信號。

2.如權利要求1所述的電路，其特征在于，所述數據單元的寬度大小為1、8或16位。

3.如權利要求1所述的電路，其特征在于，所述移位寄存器與所述樣本寄存器長度相同；而所述樣本數據的長度小于或者等于所述樣本寄存器的長度。

4.如權利要求1所述的電路，其特征在于，所述模2加運算電路具體用于，

將所述移位寄存器中的數據和所述樣本寄存器中相對應的數據單元分別進行模2加運算；將所述移位寄存器中的數據和所述樣本寄存器中相對應的第i個數據單元進行模2加運算為，

其中，B_i為所述移位寄存器中數據的第i個數據單元，S_i為所述樣本寄存器中第i個數據單元，n為所述數據單元的寬度，b_ij與s_ij分別為所述B_i與所述S_i中第j個比特；M_i為將所述移位寄存器中的數據和所述樣本寄存器中相對應的第i個數據單元進行模2加運算的運算結果，M_i具體為一個比特的布爾數據。

5.如權利要求1所述的電路，其特征在于，所述提取指示寄存器具體用于，

預先設置指示所述模2加運算的運算結果的有效部分的指示數據；所述指示數據為，

其中，所述樣本數據的長度為m+1，所述移位寄存器的長度為n+1，且m≤n；f_i為所述指示數據的第i個比特數據。

6.如權利要求5所述的電路，其特征在于，所述結果提取與判決電路具體用于，

將所述模2加運算的運算結果和所述指示數據中相對應位的數據分別進行與運算，提取出所述模2加運算的運算結果中的有效位部分；所述將所述模2加運算的運算結果和所述指示數據中相對應的第i位數據進行與運算為，

C_i＝M_if_i

將所述與運算的運算結果中每一位數據進行或非計算，根據所述或非計算的運算結果判斷是否檢索到與所述樣本數據一致的數據；所述或非計算為，

其中，M_i為將所述移位寄存器中的數據和所述樣本寄存器中相對應的第i個數據單元進行模2加運算的運算結果；C_i為將所述模2加運算的運算結果和所述指示數據中相對應的第i位數據進行與運算的運算結果；C₀、C₁、…、C_m、C_m+1、…、C_n分別為所述與運算的運算結果中第0、1、…、m、m+1、…、n位數據；o為所述或非計算的運算結果；

當o=1時，判斷為檢索到與所述樣本數據一致的數據，產生匹配信號；

當o=0時，判斷為未檢索到與所述樣本數據一致的數據，產生不匹配信號。

7.如權利要求1所述的電路，其特征在于，所述電路還包括計數器與結果緩存電路，

所述計數器用于，對已輸入所述移位寄存器的數據單元的個數進行計數，

相應地，所述結果緩存電路用于，當所述結果提取與判決電路產生匹配信號時，緩存所述計數器的當前計數值。

8.如權利要求1所述的電路，其特征在于，所述電路還包括串并轉換電路，

所述串并轉換電路用于，當所述輸入數據流為串行數據流而所述數據單元的寬度為8位或者16位時，將所述串行數據流轉變為與所述數據單元的寬度一致的并行數據流；并將所述并行數據流送入所述移位寄存器。

9.如權利要求7所述的電路，其特征在于，所述電路還包括時鐘微調電路，

所述時鐘微調電路用于，在保存所述計數器的當前計數值的期間維持所述時鐘信號狀態不變。