[發明專利]移位寄存器及其驅動方法

有效

• 申請號: 201210224177.0
• 申請日: 2012-06-29
• 公開（公告）號: CN103295641A
• 公開（公告）日: 2013-09-11
• 發明（設計）人: 錢棟;曾章和
• 申請（專利權）人: 上海天馬微電子有限公司
• 主分類號: G11C19/28
• 分類號: G11C19/28;G09G3/36
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 鄭瑋

1.一種移位寄存器，其特征在于，包括：第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管，其中，

所述第一晶體管的柵極與所述移位寄存器的輸出端連接，其漏極與第一電平信號端連接，其源極與第二晶體管的漏極及第四晶體管的柵極連接；

所述第二晶體管的柵極與第一時鐘信號端連接，其源極與第二電平信號端連接；

所述第三晶體管的柵極與第一時鐘信號端連接，其源極與所述移位寄存器的輸入端連接，其漏極與第五晶體管的柵極連接；

所述第四晶體管的漏極與第一電平信號端連接，其源極與所述移位寄存器的輸出端連接，且所述第四晶體管的柵極與漏極之間連接有第一電容；

所述第五晶體管的源極與第二時鐘信號端連接，其漏極與所述移位寄存器的輸出端連接，且所述第五晶體管的柵極與漏極之間連接有第二電容。

2.如權利要求1所述的移位寄存器，其特征在于，所述第一晶體管、第二晶體管、第三晶體管、第四晶體管及第五晶體管均為PMOS晶體管。

3.如權利要求2所述的移位寄存器，其特征在于，所述第一電平信號端的輸入信號為高電平信號，所述第二電平信號端的輸入信號為低電平信號，所述移位寄存器的輸入端接入低電平脈沖信號，所述第一時鐘信號端接入第一時鐘信號，所述第二時鐘信號端接入第二時鐘信號，其中，所述第二時鐘信號是第一時鐘信號的反相信號。

4.如權利要求1所述的移位寄存器，其特征在于，所述第一晶體管、第二晶體管、第三晶體管、第四晶體管及第五晶體管均為NMOS晶體管。

5.如權利要求4所述的移位寄存器，其特征在于，所述第一電平信號端接入低電平信號，所述第二電平信號端接入高電平信號，所述移位寄存器的輸入端接入高電平脈沖信號，所述第一時鐘信號端接入第一時鐘信號，所述第二時鐘信號端接入第二時鐘信號，其中，所述第二時鐘信號是第一時鐘信號的反相信號。

6.一種如權利要求1所述的移位寄存器的驅動方法，其特征在于，包括：

第一階段：所述第一時鐘信號端接入的第一時鐘信號控制所述第二晶體管及第三晶體管開啟，所述第二晶體管將所述第二電平信號端接入的第二電平信號傳輸至第四晶體管的柵極，控制所述第四晶體管開啟，以將所述第一電平信號端接入的第一電平信號傳輸至所述移位寄存器的輸出端，同時，所述第三晶體管將所述移位寄存器的輸入端接入的輸入信號傳輸至第五晶體管的柵極，控制所述第五晶體管開啟，以將所述第二時鐘信號端接入的第二時鐘信號傳輸至所述移位寄存器的輸出端；

第二階段：控制所述第五晶體管開啟，將所述第二時鐘信號端提供的第二時鐘信號傳輸至輸出端；

第三階段：控制所述第四晶體管開啟，將所述第一電平信號端接入的第一電平信號傳輸至輸出端。

7.如權利要求6所述的移位寄存器的驅動方法，其特征在于，所述第一晶體管、第二晶體管、第三晶體管、第四晶體管及第五晶體管均為PMOS晶體管。

8.如權利要求7所述的移位寄存器的驅動方法，其特征在于，所述第一電平信號為高電平信號，所述第二電平信號為低電平信號，所述移位寄存器的輸入端接入的輸入信號為低電平脈沖信號，所述第二時鐘信號是第一時鐘信號的反相信號。

9.如權利要求8所述的移位寄存器的驅動方法，其特征在于，在第一階段，所述輸出端輸出的信號為高電平信號；在第二階段，所述輸出端輸出的信號為低電平信號。

10.如權利要求6所述的移位寄存器的驅動方法，其特征在于，所述第一晶體管、第二晶體管、第三晶體管、第四晶體管及第五晶體管均為NMOS晶體管。

11.如權利要求10所述的移位寄存器的驅動方法，其特征在于，所述第一電平信號為低電平信號，所述第二電平信號為高電平信號，所述輸入信號為高電平脈沖信號，所述第二時鐘信號是第一時鐘信號的反相信號。

12.如權利要求11所述的移位寄存器的驅動方法，其特征在于，在第一階段，所述輸出端輸出的信號為低電平信號；在第二階段，所述輸出端輸出的信號為高電平信號。