[發(fā)明專利]一種數(shù)據(jù)存儲器及其讀取控制方法

無效

• 申請?zhí)枺?/td>: 201210223776.0
• 申請日: 2012-06-29
• 公開（公告）號: CN102750972A
• 公開（公告）日: 2012-10-24
• 發(fā)明（設(shè)計(jì)）人: 李仁剛;胡雷鈞;王恩東
• 申請（專利權(quán)）人: 浪潮（北京）電子信息產(chǎn)業(yè)有限公司
• 主分類號: G11C7/06
• 分類號: G11C7/06;G11C7/10
• 代理公司: 北京安信方達(dá)知識產(chǎn)權(quán)代理有限公司 11262
• 代理人: 栗若木;曲鵬

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路設(shè)計(jì)領(lǐng)域，具體涉及一種存儲器數(shù)據(jù)讀取控制技術(shù)。

背景技術(shù)

隨著集成電路技術(shù)的飛速發(fā)展，為了提高系統(tǒng)芯片(SOC)的性能，都會(huì)在SOC內(nèi)部內(nèi)嵌大量存儲器，SOC內(nèi)部存儲陣列面積達(dá)到芯片面積的70％以上，現(xiàn)有的存儲器由字線(word?line，WL)和位線(bit?line，BL)相互垂直交叉排列；在每一個(gè)字線和位線的交叉點(diǎn)上接有存儲單元(元器件)；在讀出數(shù)據(jù)時(shí)，首先由行譯碼器選擇其中一根字線，接在這一根字線(行)上的所有的存儲單元與各自的位線(列)相連接，各個(gè)位線上得到與存儲單元所記憶的數(shù)據(jù)相對應(yīng)的微小信號，通過靈敏放大器(sense?amplifier)進(jìn)行放大；然后，由列譯碼器選擇其中一個(gè)讀出并放大，將放大了的信號通過多路輸出復(fù)用器(multiplexer)送給輸出電路；在寫數(shù)據(jù)時(shí)，要將寫入的數(shù)據(jù)送給由列譯碼器選擇的位線，通過特定的寫入電路將數(shù)字信號寫入指定的存儲單元。

在SOC的功耗分析過程中，其功耗的主要來源是系統(tǒng)存儲器讀寫的動(dòng)態(tài)功耗，這是由存儲陣列的結(jié)構(gòu)特點(diǎn)決定的，大電容長位線連接的存儲陣列的數(shù)據(jù)讀取過程中，長位線的電平翻轉(zhuǎn)使系統(tǒng)動(dòng)態(tài)功耗大幅增大。存儲器的功耗問題成為SOC設(shè)計(jì)需要考慮的重點(diǎn)問題之一。減少存儲器的功耗可以有效減少系統(tǒng)芯片的整體功耗，因此采用合理的電路設(shè)計(jì)實(shí)現(xiàn)存儲器功耗節(jié)省是降低SOC功耗的有效方法之一。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是通過減少存儲器的功耗，有效減少系統(tǒng)芯片的整體功耗。

為了解決上述技術(shù)問題，本發(fā)明提供了一種數(shù)據(jù)存儲器，所述存儲器還包括截?cái)喙芎徒刂剐盘柈a(chǎn)生電路，在存儲單元與靈敏放大器相連的兩根位線上設(shè)置所述截?cái)喙埽鼋刂剐盘柈a(chǎn)生電路的控制信號輸入端與位線相連，截止信號產(chǎn)生電路的截止信號輸出端與所述截?cái)喙艿慕刂剐盘栞斎攵讼噙B，所述截止信號產(chǎn)生電路在位線的輸出信號大于閾值時(shí)，輸出截止信號控制截?cái)喙荜P(guān)閉。

優(yōu)選地，所述存儲器還包括判斷電路，所述判斷電路設(shè)置在位線與截止信號產(chǎn)生電路相連的電路上，用于判斷位線的信號是否大于閾值。

優(yōu)選地，所述存儲器還包括充電電路，所述充電電路設(shè)置在電源與兩根位線，用于向位線充電。

優(yōu)選地，所述截?cái)喙転镻MOS管，所述PMOS管的柵極為截止信號輸入端，所述PMOS管的源極與存儲單元相連，所述PMOS管的漏極與靈敏放大器相連。

優(yōu)選地，所述截止信號產(chǎn)生電路包括與門、與非門、第一反相器、第二反相器、第三反相器、PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，其中時(shí)鐘信號和第三反相器的輸出信號作為與門的輸入信號，控制信號作為第一反相器的輸入信號，第一反相器的輸出信號和與門的輸出信號作為與非門的輸入信號，時(shí)鐘信號作為第二反相器的輸入信號，第二反相器的輸出信號作為第一NMOS管的柵極信號和第二NMOS管的柵極信號，與非門的輸出信號作為PMOS管的柵極信號，PMOS管的源極接在電源上，PMOS管的漏極與第一NMOS管的漏極相連，第一NMOS管的源極與第二NMOS管的漏極相連，第二NMOS管的源極接地，PMOS管的漏極與第一NMOS管的漏極連線上的信號作為第三反相器的輸入信號和第三NMOS管的柵極信號，第一NMOS管的源極與第二NMOS管的漏極連線上的信號作為第三NMOS管的源極信號，第三NMOS管的漏極接在電源上，第三反相器的輸出信號作為截止信號輸出。

優(yōu)選地，所述位線為大電容長位線。

為了解決上述技術(shù)問題，本發(fā)明還提供了一種數(shù)據(jù)存儲器的讀取控制方法，包括：當(dāng)發(fā)生存儲單元數(shù)據(jù)讀取操作時(shí)，截?cái)喙荛_啟，存儲單元對位線充電，所述存儲單元內(nèi)的數(shù)據(jù)經(jīng)過靈敏放大器讀出，當(dāng)位線的輸出信號大于閾值時(shí)，所述截止信號產(chǎn)生電路輸出截止信號控制截?cái)喙荜P(guān)閉。

進(jìn)一步地，利用判斷電路判斷所述輸出信號是否大于閾值，所述位線的輸出信號包括位線的輸出電壓值或者位線的充電時(shí)間。

與現(xiàn)有技術(shù)相比，本發(fā)明的數(shù)據(jù)存儲器在芯片內(nèi)部存儲陣列輸入輸出電路中設(shè)計(jì)截?cái)嗫刂乒埽勾鎯卧獢?shù)據(jù)讀取的兩根位線與靈敏放大器之間實(shí)現(xiàn)可控隔離，從而在保證數(shù)據(jù)讀取可靠的基礎(chǔ)上，減少了長位線電平翻轉(zhuǎn)帶來的系統(tǒng)功耗。

附圖說明

圖1為本發(fā)明實(shí)施例的數(shù)據(jù)存儲器的結(jié)構(gòu)框圖；圖2為本發(fā)明實(shí)施例的數(shù)據(jù)存儲器的結(jié)構(gòu)示意圖；圖3為本發(fā)明實(shí)施例的截止信號產(chǎn)生電路結(jié)構(gòu)意圖。

具體實(shí)施方式