[發(fā)明專利]一種服務(wù)器高頻數(shù)據(jù)傳輸?shù)姆€(wěn)定性測(cè)試方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210219792.2
• 申請(qǐng)日: 2012-06-29
• 公開（公告）號(hào): CN102739472A
• 公開（公告）日: 2012-10-17
• 發(fā)明（設(shè)計(jì)）人: 平原
• 申請(qǐng)（專利權(quán)）人: 浪潮電子信息產(chǎn)業(yè)股份有限公司
• 主分類號(hào): H04L12/26
• 分類號(hào): H04L12/26
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

1.一種服務(wù)器高頻數(shù)據(jù)傳輸?shù)姆€(wěn)定性測(cè)試方法，其特征在于，通過(guò)測(cè)試處理器間通訊鏈路、內(nèi)存通訊鏈路、PCIE高速擴(kuò)展設(shè)備通訊鏈路上的數(shù)據(jù)傳輸誤碼率來(lái)驗(yàn)證服務(wù)器在高頻數(shù)據(jù)傳輸情況下是否能夠穩(wěn)定運(yùn)行，通過(guò)測(cè)試在服務(wù)器系統(tǒng)中高頻數(shù)據(jù)傳輸經(jīng)過(guò)的關(guān)鍵節(jié)點(diǎn)間的通訊誤碼率，來(lái)檢測(cè)服務(wù)器系統(tǒng)設(shè)計(jì)是否合理，運(yùn)行穩(wěn)定性是否滿足市場(chǎng)需求，關(guān)鍵測(cè)試節(jié)點(diǎn)包括：處理器間通訊鏈路、內(nèi)存通訊鏈路、PCIE高速擴(kuò)展設(shè)備通訊鏈路，其中：

處理器間通訊鏈路節(jié)點(diǎn)負(fù)責(zé)處理器之間的數(shù)據(jù)傳輸；

內(nèi)存通訊鏈路節(jié)點(diǎn)負(fù)責(zé)處理器與內(nèi)存之間的數(shù)據(jù)傳輸；

PCIE高速擴(kuò)展設(shè)備通訊鏈路節(jié)點(diǎn)負(fù)責(zé)處理器/內(nèi)存與PCIE高速擴(kuò)展設(shè)備之間的數(shù)據(jù)傳輸，具體測(cè)試步驟如下：

1）測(cè)試處理器間通訊鏈路：利用QPI?BER?test進(jìn)行處理器數(shù)據(jù)發(fā)包測(cè)試，對(duì)比收、發(fā)兩端處理器測(cè)試數(shù)據(jù)，如果偏差較大，說(shuō)明傳輸鏈路對(duì)數(shù)據(jù)通訊干擾較大，宜采用改進(jìn)優(yōu)化CPU?Layout線路、增加CPU信號(hào)放大設(shè)置來(lái)改善處理器間通訊；

?2）測(cè)試內(nèi)存通訊鏈路：利用Rank?Margin?tool測(cè)試處理器與內(nèi)存間的數(shù)據(jù)通訊，采集測(cè)試反饋的各種內(nèi)存配置下獲得的Margin值來(lái)判斷內(nèi)存通訊鏈路存在的風(fēng)險(xiǎn)，如果Margin值較低，說(shuō)明傳輸鏈路對(duì)數(shù)據(jù)通訊干擾較大，宜采用改進(jìn)優(yōu)化CPU與內(nèi)存間的Layout線路來(lái)改善通訊；

3）測(cè)試PCIE高速擴(kuò)展設(shè)備通訊鏈路：利用信號(hào)眼圖測(cè)試來(lái)判斷PCIE信號(hào)質(zhì)量是否通過(guò)工業(yè)標(biāo)準(zhǔn)，如果信號(hào)圖形存在FAIL狀態(tài)，說(shuō)明傳輸鏈路對(duì)數(shù)據(jù)通訊干擾較大，宜采用改進(jìn)優(yōu)化CPU與PCIE?slot間的Layout線路來(lái)改善通訊。