[發明專利]層疊封裝的封裝結構及其制法

有效

• 申請號: 201210218627.5
• 申請日: 2012-06-28
• 公開（公告）號: CN103165555A
• 公開（公告）日: 2013-06-19
• 發明（設計）人: 詹英志;林俊廷
• 申請（專利權）人: 欣興電子股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L21/48
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

1.一種層疊封裝的封裝結構，其包括：

第一基板，其具有相對的第一表面與第二表面，該第一表面定義有置晶區與圍繞該置晶區的非置晶區，該置晶區與非置晶區的第一表面上分別具有多個置晶墊與多個第一電性接觸墊；

第一絕緣保護層，其形成于該第一表面、置晶墊與第一電性接觸墊上，并具有多個對應外露各該置晶墊與各該第一電性接觸墊的第一絕緣保護層開孔；

多個置晶連接端與電性連接端，其形成于該第一絕緣保護層上，并分別對應電性連接各該置晶墊與第一電性接觸墊；

介電層，其形成于該第一絕緣保護層、置晶連接端與電性連接端上，并具有分別對應該置晶區與各該電性連接端的第一介電層開孔與第二介電層開孔；

第一銅柱，其形成于該各該第二介電層開孔中；

第一半導體芯片，其設于該第一介電層開孔中，且電性連接于該置晶連接端上；

第一焊球，其形成于靠該置晶區較近的一側的各該第一銅柱上；以及

第一封裝結構，其疊置并電性連接于該第一焊球上。

2.根據權利要求1所述的層疊封裝的封裝結構，其特征在于，該第一封裝結構包括第二基板與覆晶接置其上的第二半導體芯片，且該第二半導體芯片位于該第二基板與介電層之間。

3.根據權利要求2所述的層疊封裝的封裝結構，其特征在于，該封裝結構還包括第二銅柱、第二焊球與第二封裝結構，該第二銅柱形成于離該置晶區較遠的一側的該第一銅柱上，該第二焊球形成于各該第二銅柱上，且該第二封裝結構疊置并電性連接于該第二焊球上。

4.根據權利要求3所述的層疊封裝的封裝結構，其特征在于，該第二封裝結構包括第三基板與覆晶接置其上的第三半導體芯片，且該第三基板位于該第三半導體芯片與第二基板之間。

5.根據權利要求1所述的層疊封裝的封裝結構，其特征在于，該第二表面上具有多個第二電性接觸墊，于該第二表面與第二電性接觸墊上并形成有第二絕緣保護層，且該第二絕緣保護層具有多個對應外露各該第二電性接觸墊的第二絕緣保護層開孔。

6.根據權利要求5所述的層疊封裝的封裝結構，其特征在于，該第一基板中形成有貫穿該第一表面與第二表面且電性連接該置晶墊、第一電性接觸墊與第二電性接觸墊的導電通孔。

7.根據權利要求1所述的層疊封裝的封裝結構，其特征在于，該介電層為感旋光性材質。

8.一種層疊封裝的封裝結構的制法，其包括：

提供一具有相對的第一表面與第二表面的第一基板，該第一表面定義有置晶區與圍繞該置晶區的非置晶區，該置晶區與非置晶區的第一表面上分別具有多個置晶墊與多個第一電性接觸墊，于該第一表面、置晶墊與第一電性接觸墊上形成有第一絕緣保護層，該第一絕緣保護層具有多個對應外露各該置晶墊與各該第一電性接觸墊的第一絕緣保護層開孔；

形成多個分別對應電性連接各該置晶墊與第一電性接觸墊的置晶連接端與電性連接端于該第一絕緣保護層上；

形成介電層于該第一絕緣保護層、置晶連接端與電性連接端上，且該介電層具有分別對應該置晶區與各該電性連接端的第一介電層開孔與第二介電層開孔；

形成第一銅柱于各該第二介電層開孔中；

電性連接第一半導體芯片于該第一介電層開孔中的置晶連接端上；

形成第一焊球于靠該置晶區較近的一側的各該第一銅柱上；以及疊置并電性連接第一封裝結構于該第一焊球上。

9.根據權利要求8所述的層疊封裝的封裝結構的制法，其特征在于，該第一封裝結構包括第二基板與覆晶接置其上的第二半導體芯片，且該第二半導體芯片位于該第二基板與介電層之間。

10.根據權利要求9所述的層疊封裝的封裝結構的制法，其特征在于，于形成該第一銅柱之后，還包括形成第二銅柱于離該置晶區較遠的一側的該第一銅柱上，且于電性連接該第一封裝結構之后，還包括形成第二焊球于各該第二銅柱上，疊置并電性連接第二封裝結構于該第二焊球上。

11.根據權利要求10所述的層疊封裝的封裝結構的制法，其特征在于，該第二封裝結構包括第三基板與覆晶接置其上的第三半導體芯片，且該第三基板位于該第三半導體芯片與第二基板之間。

12.根據權利要求10所述的層疊封裝的封裝結構的制法，其特征在于，形成該第二銅柱的方式為模板印刷。